Устройство для измерения средних значений нестационарных сигналов

 

Изобретение может быть использовано в установках технической диаг-. ностики спектрального состава шумов и вибраций, режимов работы различных промышленных объектов, а также в медицине при измерении среднего давления крови в течение каждого сердечного цикла, среднего выдыхаемого объема двуокиси углерода при каждом дыхательном цикле. Цель изобретения - повышение точности измерений за счет использования переменного масштаба интегрирования и расширения диапазона вариаций времени усреднения, Для этого в устройство, содержащее интегратор 1, генератор 2, гиперболических импульсов, блок 3 выборки-хранения , ключ 4, блок 5 управления, дополнительно введены цифроаналоговый преобразователь 6 и вычислительный блок 7, а интегратор 1 выполнен многодиапазонным . Устройство имеет сигнальный вход 8 и управляющий-вход 9. Работа устройства поясняется временными диаграммами, приведенными в описании изобретения, где также даны функциональные схемы блока управления , многодиапазонного интегратора и вычислительного блока. 4 з.п. ф-лы, 7 ил. (Л со 4 о ю 00 Фиг,.1

СОЮЗ СОВНСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„SU„, 1347028

А1

<б11 4 G 01 R 19/00.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3973344/24-21 (22) 04.11.85 (46) 23, 10. 87, Бюл. Ф 39 (71) Куйбышевский авиационнын институт им. акад. С. П. Королева (72) В, А. Медников и А. Н. Порынов (53) 621. 317 (088, 8) (56) Справочник по нелинейным схемам,/ Под ред. Д. Лейнгольда. M.:

Мир, 1977,,с. 116, 117.

Авторское свидетельство СССР

Ф 1073706, кл. G О1 R 19/00, 1980. (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ СРЕДНИХ ЗНАЧЕНИЙ НЕСТАЦИОНАРНЫХ СИГНАЛОВ (57) Изобретение может быть использовано в установках технической диагностики спектрального состава шумов и вибраций, режимов работы различных промышленных объектов, а также в медицине при измерении среднего давления крови в течение каждого сердечного цикла, среднего выдыхаемого объема двуокиси углерода при каждом дыхательном цикле. Цель изобретения — повышение. точности измерений эа счет использования переменного масштаба интегрирования и расширения диапазона вариаций времени усреднения. Для этого в устройство, содержащее интегратор 1, генератор 2, гиперболических импульсов, блок 3 выборки-хранения, ключ 4, блок 5 управления, дополнительно введены цифроаналоговый преобразователь 6 и вычислительный блок 7, а интегратор 1 выполнен многодиапаэонным. Устройство имеет сигнальный вход 8 и управляющий вход 9.

Работа устройства поясняется временными диаграммами, приведенными в описании изобретения> где также даны функциональные схемы блока управления, многодиапазонного интегратора и вычислительного блока. 4 з.п, ф-лы, 7 ил.! 347028

Изобретение относится к измерительной технике, предназначено для измерения средних значений сигналов и может быть использовано в установках с, технической диагностики, спектрального состава шумов и вибраций, режимов работы различных промышленных объектов, а также.в медицине при измерении среднего давления крови в течение каждого сердечного цикла, определении среднего выдыхаемого объема

СО в каждом дыхательном цикле, Цель изобретения — повышение точности измерения за счет введения переменного масштаба интегрирования и расширения диапазона вариаций времени усреднения.

На фиг. 1 представлена общая структура устройства для измерения 20 средних значений нестационарных сигналов; на фиг. 2 — 4 — функциональные схемы блока управления, многодиапазонного интегратора и вычислительного блока соответственно; на фиг. 5—

7 — временные диаграммы, поясняющие работу устройства.

-Устройство для измерения средних значений нестационарных сигналов содержит многодиапазонный интегратор 1, 30 генератор 2 гиперболических импуль сов> блок 3 выборки-хранения, ключ

4, блок 5 управления, цифроаналоговый преобразователь 6, вычислительный блок 7, Обозначены также сигнальный вход 8 и управляющий вход 9 устройства, Вход многодиапазонного интегратора 1 соединен с сигнальным входом

8 устройства, а выход через последовательно соединенные ключ 4, генера- 4р тор 2 гиперболических импульсов, цифроаналоговый преобразователь 6 с входом блока 3 выборки-хранения, управляющие вход ключа 4 и вход блока 5 управления подключены к управ- 4> ляющему входу 9 устройства, первый выход блока 5 управления соединен с управляющим входом интегратора 1 и первым управляющим входом вычислительного блока 7, второй управляю- 50 щий вход которого и управляющий вход блока 3 выборки-хранения соединены с вторым выходом блока 5 управления, цифровые входы цифроаналогового преобразователя 6 подключены к соответствующим выходам вычислительного блока, первый и второй входы которого соединены соответственно с цифровым выходом многодиапаэонного интегратора 1 и третьим выходом блока 5 управления, Многодиапазонный интегратор (фиг. 3)- содержит два компаратора

10 и 11, элемент ИЛИ 12, управляемый интегратор 13 и источник !4 опорных напряжений. Выход управляемого интегратора 13 соединен с первыми входами компараторов 10 и 1! с выходом многодиапазонного интегратора 1, вторые входы компараторов 10 и 11 подключены к соответствующим выходам источника 14 опорных напряжений, а выходы— ко входам элемента ИЛИ 12, выход которого соединен с тактовым входом управляемого интегратора 13 и цифровым входом многодиапазонного интегратора 1.

Блок 5 управления (фиг ° 2) содержит два компаратора 15 и !6, источник 17 опорных напряжений, резистивный делитель 18, элемент KIH-HE 19, 1 управляемый интегратор 20, ключ 21, инвертор 22 и триггер 23. Вход блока 5 управления соединен с входом инвертора 22, первым входом элемента ИЛИ-НЕ 19, управляющим входом ключа 21 и R-входом триггера 23, выход которого соединен с управляющим входом управляемого интегратора

20 и вторым входом элемента ИЛИ-НЕ

19, выход которого соединен с входом сброса управляемого интегратора

20, выход которогс соединен с пер— выми входами компараторов 15 и 16, выходы которых соединены соответственно с S-входом триггера 13 и тактовым входом управляемого интегратора 20, вход которого соединен с выходом ключа 21, первый вход последнего соединен с плюсовым выходом источника 17 опорных напряжений, минусовой выход которого соединен с вторым входом компаратора 16 вторым входом ключа 21 и входом резистивного делителя 18 напряжений, выход которого соединен с вторым входом компаратора 15, первым, вторым и третьим выходами блока 5 управления являются соответственно выходы инвертора 22 и компараторов 15 и 16.

Каждый из управляемых интеграторов 13 и 20 (фиг. 2 и 3) содержит огерационный усилитель 24, конденса— тор 25, резистор 26, ключ 27, блок

28 коммутируемых конденсаторов 29-1

29-п, в который входят ключи 30-1

30-п, регистр 3! и элемент 32 ".àäåðæ1347028

Кроме того, с момента t,, подачи управляющего импульса на вход 9 уп45 равления устройства напряжение U,„1 на выходе операционного усилителя

24 блока 1 (фиг. 3) изменяется согласно уравнения

1.+

U V, c1t б

1 где M- =— — — -- — масштаб представления выходного на55 пряжения многодиа" пазонного интегратора 1 в первом диапазоне масштабироваки, Вход управляемого интегратора

13 (20) через резистор 26 соединен . с входом операционного усилителя 24, первыми выводами ключа 27, конденсатора 25 и блока 28 коммутируемых конденсаторов, вторые выводы конденсатора 25, ключа 27 и блока 28 коммутируемых конденсаторов соединены с выходом операционного усилителя 24 и выходами управляемых интеграторов

13 и 20, управляющие выходы которых соединены с управляющим входом ключа 27, с параллельными входами регистра 31 и через элемент 32 задержки с управляющим входом регистра 31, вход сброса и тактовый вход которого являются соответствующими входами управляемых интеграторов 13 и 20.

Вычислительный блок 7 (фиг. 4) содержит последовательно соединенные реверсивный счетчик 33, дешифратор

34 и регистр 35, выходы которого являются выходами вычислительного блока 7, управляющие входы счетчика 33 и регистра 35 являются первым и вторым управляющими входами вычислительного блока 7, первый и второй входы которого соединены соответственно с суммирующим и вычитающим входом реверсивного счетчика, Устройство работает следующим образом.

На вход 8 устройства подают входную аналоговую информацию (исследуемый сигнал Ч ), подлежащую усреднению, а на вход 9 — управляющий импульс, характеризующий своей длительностью время усреднения Т исследуемого сигнала °

В исходном состоянии на входе блока 5 управления установлено напряжение нулевого уровня, в результате чего управляемый интегратор 20 блока 5 управления находится в состоянии сброса (фиг. 3), так как напряжением уровня логической единицы, поступающим с выхода элемента ИЛИ-НЕ 19, замкнут электронный ключ 27 блока 20 (фиг. 2) и взведен регистр 31, поэтому ключи 30-1 — 30-и замкнуты. На управляющем входе многодиапазонного интегратора 1 присутствует напряжение уровня логической единицы (фиг, 5), отчего многодиапазонный интегратор 1 находится в сброшенном состоянии. При этом его выходное напряжение равно нулю (фиг. 5), а ключ 4 устройства разомкнут, В момент времени t, на управляющий вход 9 устройства поступает управляющий импульс (фиг. 5). При этом на первом выходе блока 5 управ5 ления уровень напряжения с момента изменяется с логической единицы

1 на логический нуль (фиг. 5, моменты

t t, ). В результате условия сброса интегратора 1 снимаются. Начинается стадия интегрирования, С момента t, многодиапаэонный интегратор 1 производит операцию интегрирования исследуемого сигнала в течение действия управляющего импульса на управляющем входе 9 устройства.

В процессе интегрирования при достижении выходным напряжением U<> (1) интегратора предельно допустимого значения Б<;1 К его выходного напряжения масштаб интегрирования М те1 кущего поддиапазона изменяется на масштаб интегрирования М. в по1+1

25 следующем поддиапаэоне, а накопленное значение интеграла сигнала Ч уменьшается с соответствующим коэф" фициентом M. „ . В момент времени

1Ф1 ключ 27 управляемого интегратора 13 размыкается нулевым уровнем напряжения (фиг. 5, t t), Тем самым снимаются условия сброса управляемого интегратора 13.

Напряжение на выходе управления записью регистра 31 удерживается уровнем логической единицы в течение, времени задержки элемента 32 задержки (фиг. 6б), достаточным для занесения нулевого кода на выходе регистра 31 ° При этом электронные клю40 чи 30-1 — 30-и размыкаются.

l 3470 масштаб представления выходного напряжения многоU

<1) R

<, ++t

--М. Vdt

i=1 где . С

1-1 величина суммы емкостей конденсаторов 29-1 — 29-i;

СЛ5

1н С 25 +С2э, И<,>„) (t, =t ), 4О

М.= †масшт представления выходного напряжения многодиапазонного интегратора 1 в i-м диапазоне масштабирования его выходного напряжения, + а11 1 ап ния его выходного напряжения;

R — величина сопротивле26 ния времязадающего резистора 26;

С вЂ” величина. емкости конденсатора 25;

V . — напряжение входного

S сигнала.

При достижении напряжением U<<,> уровня опорных напряжений, постуйающих на входы компараторов 10 и 11„ в момент срабатывает (в зависимости от полярности напряжения U<„) соответствующий компаратор, При положительной полярности U<,> срабатывает компаратор )О, а при отрицательной— компаратор 11. При этом

1:ö

Ц„-М j V,а1.

»к

t ,Сигнал с выхода соответствующего компаратора (фиг. 5Ь, момент t ) че, рез элемент ИЛИ 12 поступает на тактовый вход сдвига регистра 31 и на второй выход многодиапазонного интегратора 1. При этом на выходе сдвигово1 о регистра 31 в момент t формируется напряжение, уровня логической единицы (фиг. бв, момент t2), так ЗО как на его последовательном входе установлено напряжение уровня логической единицы, отчего электронный ключ 30-1 замыкается, подключая конденсатор 29-1 параллельно конденсато- 35 ру 25, выходное напряжение операционного усилителя 24 уменьшается скачком до величины где U (t = ) )U

<1>к « 2 — значение

Uo1 напряжения на выходе операционного усилителя 24 в момент времени компа45 рирования

С, — величина емкости конденсатора 29-1;

U U,„ „— соответственно напряжения на плюсовом и минусовом выходах источника 14 опорных напряжений и.где P — производный коэффициент, В результате этого, в момент

=С„ (начала второго диапазона

"1 масштабирования выходной величины

28

6 многодиапазонного интегратора ) ) изменяется масштаб представления результирующего напряжения на выходе операционного усилителя 24: 2

C25 1 где М вЂ”.——

2б 25 22 диапазонного интегратора во втором диапазоне масштабирования его выходного напряжения, Для любого i-го диапазона.масштабирования выходной величины многодиапазонного интегратора 1 выходное напряжение операционного усилителя

24 и интегратора 1 с момента t. нача11 ла i-го диапазонй представляется в виде

t,+t

V dt

j— - 1

Е 1 (С+7 С

2, 22Г

1=1

Разбив результа т, интегрирования исследуемого сигнала на поддиапазоны интегрирования, получают выражения кратности Ъ. i-го диапазона мас1 штабирования выходного напряжения интегратора 1 через отноше1ие его выходных напряжений U .. и П соот<1j <1-. 11 ветственно, в i-м и (i-1)-м диапазонах, как

1347028

"

t«s t«<» ()10 =! где

«60

15

W

С R»6 (1

on !

U оь

1 где N,= — — ——

C R м»сштаб представления выходного на1

При этом, масштабы М. представления выходных напряжений интегратора

1 в i-х диапазонах масштабирования его выходного напряжения могут быть выражены через масштаб М представле4 ния выходного напряжения интегратора в первом диапазоне согласно в частности, при равенстве всех коэффициентов Ь = Ь,= Ь = ... = Ь:= Ъ.

Я << -!) (т . е . при рав енств е кратностей всех диапазонов масштабирования выходного напряжения интегратора l )

M.= М. b ! 1

Одновременно, в течение действия на управляющем входе 9 устройства управляющего импульса, характеризующего своей длительностью время усреднения

Т исследуемого сигнала, блок 5 управления формирует также на третьем выходе в соответствующие моменты време" ни сигналы меток времени, характеризующие границы заранее заданных временных интервалов, на кото<)ые квантуется управляющий импульс, т.е. последний с момента t начала своего действия

1 разбивается блоком 5 на диапазоны квантования по времени.

Границам окончания этих последовательно расположенных во времени диапазонов квантования соответствуют моменты времени

t ù, t,... соответственно, K»» <;,+!» отсчитанные от момерта t„ и определяющие моменты появления соответствующих сигналов меток времени на третьем выходе блока 5 управления, с которого они поступают на второй вход вычислительного блока 7 (фиг. 1).

Если кратность a„ j-го диапазона квантования времени усреднения Т выразить через отношение его границ, определенных моментами tÄs

«s<„» согласно уравнения

«6 к6 а.= — — " —— ,< !

«6<; !» то в моменты времени t . окончания

Ics j

j-x диапазонов квантования, отсчитанные от момента t начала действия уттоавляющего импульса, могут быть выражены через нижнюю границу

"6о первого диапазона квантования согласно уравнения — момент времени, отсчитанный от момента

В частности, при равенстве .всех коэффициентов Q = 0 с =...= <»,, =

= < „ =... (т.е. при квантовании управляющего импульса на кратные временные интервалы) J

t«6 ° t «6o °

С логического инвертора 22 напряжение уровня логической единицы (фиг. 76) поступает на выход блока 5 управления (фиг. 5).

С приходом в момент t! на вход блока 5 управления импульса напряже25 ния уровня логической единицы (фиг. 7а) уровни напряжений на выходах элементов 22 и 23 (фиг. 3) меняются на противоположные (фиг. 76 и ж). В результате, ключ 27 управляемого интегратора 20 (фиг. 2) размыкается нулевым уровнем напряжения, поступающим, с выхода триггера 23 (тем самым снимаются условия сброса управляемого интегратора 20).

Кроме того, с момента t прихода

35 управляющего импульса на управляющий вход ключа 21 последний переключается в состояние, при котором его выход скоммутирован с его первым информационным входом, 4<) При этом плюсовой выход источника 17 опорных напряжений (фиг. 2), подключается к аналоговому входу управляемого интегратора 20 (фиг. 2), в результате чего напряжение W»

45 на выходе операционного усилителя 24 управляемого интегратора 20 для первого диапазона квантования времени усреднения (квантования по времени импульса управления) изменяется сог50 ласно

1347028

10 пряжения управляемого интегратора

20 в первом диапазоне квантования времени усреднения; величина напряжения на плюсовом

on где W,„(t=t )=U значение напряжения ка 35 выходе операционного усилителя 24 в момент времени компарирования

Для любого j-го диапазона квантования времени усреднения выходное напряжение операционного усилителя

24 с момента с„ начала j-го диапазона представляется в виде

45

W., =N

Ni где N = --- ——

J-1

1 а (=1

55 ления выходного напряжения управляемого интегра- тора 20 в j ì дивыходе источника 10

17 опорных напряжений блока 5 управления, При достижении напряжением W<,1 уровня опорного напряжения, поступа- )5 ющего на второй вход компаратора 16 (фиг. 7Ь) последний в момент с срабатывает. Сигнал с выхода компаратора 16 поступает на тактовый вход сдвигового регистра 31 и на третий 20 выход блока 5 управления (фиг, 7д и фиг. 5, момент t,) При этом на первом выходе регистра 31 в момент и формируется напряжение уровня логической единицы, от- 25 чего электронный ключ 30-1 замыкается, подключая конденсатор 29-1 параллельно конденсатору 25, выходное напряжение операционного усилителя

24 уменьшается скачком до величины Эр

С

W = — — — — — W 1(tt) апазоке квантовакия времени усреднения, должен быть выражен через масштаб И<.

При условии равенства величин кратностей всех диапазонов квантования g = о, = о=...= а, = а0+11=,, °

1 выраженные для масштаба N,„ представится как

N

Л (3-11

По окончании действия управляющего импульса в момент t, электронный

2 ключ 4 размыкается, Начинается стадия преобразования аналоговой вели=чины.

При этом с момента t генератор 2 L гиперболических импульсов переходит в режим формирования на своем выходе напряжения, изменяющегося по закону

V = L

<2) (;+ 1 )У где L — масштабный множитель, определяется параметрами элементов генератора 2 гиперболических импульсов;

i — текущее время, отсчитываемое от момента t . .окончания действия импульса на управляющем входе ключа 4;

4 — константа, определяемая свойствами генератора 2 гиперболических импульсов, Одновременно в момент ка выходе элемента ИЛИ-НЕ 19 (фиг, 3) формируется импульс напряжения уровня логической единицы (фиг, 7г, моменты t ) t ), Этот импульс поступает на вход сброса управляемого интегратора 20, устанавливая регистр

31 в нуль (фиг, 3).

При этом с момента электронные ключи 30-1 — 30"п размыкаются, в результате чего масштаб интегрирования управляемого индуктора 20 становится равным масштабу N (так как к

1 операционному усилителю 24 остается подключенным только кокденсатор 25).

Кроме того, с смомента t окончания управляющего импу :ca ка управляющем входе ключа 21, последний переключается во второе состояние, при!

347028

12 перболических импульсов к моменту сформируется напряжение (и-if у L 1." 8

5 котором его выход суммирован с его вторым информационным входом.

При этом минусовой выход источни ка 17 опорных напряжений (фиг. 3) подключается к аналоговому входу ул равляемого интегратора 20, в результате чего напряжение W на вы1>1,, ходе операционного усилителя 24 изменяется по закону

4 +Т

I (rn — 1) (и, 1)

М,Ь о

Т н,а., t) =W, )

< (t=t ) 1

Ь .q о тогда

+ N U,„dt. н

При достижении напряжением Ч

1) Ф., величины выходного напряжения резистивного делителя 18 (фиг. 7в, мо- 20 мент t>) компаратора 15 (фиг, 3) в момент t срабатывает, его выходной сигнал напряжения уровня логической единицы поступает на S-вход триггера 23, устанавливая его в состояние 25 логическЬй единицы. Сигнал с выхода триггера 23 поступает на управляющий вход управляемого интегратора 20 и на второй вход элемента ИЛИ-НЕ 19, В результате, на выходе элемента ЗО

ИЛИ-НЕ 19 с момента t уровень напряР жения изменяется с логической единицы на логический нуль (фиг. 7г, момент t ).

Временной интервал

11 = 3

45 о

t кв

N Т

C о о

Т- Т, 50 а - P N

Т о л- i1 1 о °

Так как с выбирается и условия о то на выходе генератора 2 и ги кЬ

После выбора значения p = --- оо выражение для,„ приводится к виду или при равенстве всех а а если величина Ь и а выбраны из условия т (n-r )

V р е

Это напряжение поступает на аналоговый вход цифроаналогового преобразователя 6, на цифровой вход которого поступает величина коэффициента деления К, которая формируется в вычислительном блоке во время действия управляющего импульса на управляющем входе 9 устройства следующим образом.

В исходном состоянии счетчик 33 сброшен напряжением уровня логической единицы (фиг, 5), поступающим на его установочный вход с первого выхода блока 5 управления.

С момента времени t счетчик 33 увеличивает выходные коды, начиная с нулевого, на единицу после каждого импульса, приходящего на его суммирующий вход в моменты t u t u т,д. (фиг, 5) со второго выхода многодиапазонного интегратора 1, Уменьшает выходные коды счетчик

33 после каждого импульса, приходящегося на его вычитающий вход с третьего выхода блока 5 управления (фиг, 5, мрмент t, ).

С выхода дешифратора 34 коды счетчика запоминаются в регистре. В результате на выходе счетчика к моменту

t накопится код, равный ш-п, где

m u n — - соответственно количество импульсов, поступивших на входы счетчика 33 соответственно с второго входа многодиапазонного интегратора 1 и с третьего выхода блока 5 управления;

Выходной код счетчика 33 преобразуется дешифратором 34 к виду а " " и запоминается в регистре 35 по переднему фронту импульса, поступившего в момент t на вход регистра 35 с входа блока 28 (с выхода блока 5 управления (фиг. 5, момент

13 !34702

В цифроаналоговом преобразователе сигнал, поступивший на аналоговый вход, умножается на цифровой код, поступающий на цифровой вход с выхо5 да регистра 35. При этом на выходе цифроаналогового преобразователя формируется величина т

V = F — Ч Д, Г (ь)

1. а которая фиксируется в блоке 3 выборки-хранения. формула изобретения

1, Устройство для измерения средних значений нестационарных сигналов, содержащее интегратор, вход которого является сигнальным входом устройства, а выход через ключ соединен с входом генератора гиперболических импульсов и блок выборки-хранения, управляющие входы интегратора и блока выборки-хранения, управляющие входы интегратора и блока выборки-хранения соединены соответственно с первым и вторым выходами блока управления, вход которого является управляющим входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения точности измерения за счет введения переменного масштаба интегрирования и расширения диапазона вариаций времени усреднения, в него введены цифроаналоговый преобразователь и вычислительный блок, а интегратор выполнен многодиапазонным, аналоговый вход цифроаналогово го преобразователя подключен к выходу

40 генератора гиперболических импульсов, а выход — к входу блока выборкихранения, второй выход многодиапаэонного интегратора и третий выход блока управления соединен соответственно с первым и вторым входами вычис45 лительного блока, первый и второй управляющие входы которого подключены соответственно к первому и второму выходу блока управления, выходы вы50 числительного блока соединены с соответствующими цифровыми входами цифроаналогового преобразователя, управляющий вход ключа соединен с управляющим входом устройства, 55

2, Устройство по п ° 1, о т л и— ч а ю щ е е с я тем, что блок управления содержит триггер, ключ, инвергор, резистивный делитель напряжений, 14 управляемый интегратор, источник опорных напряжений, два компаратора и элемент ИЛИ-НЕ, выход которого соединен с входом сброса управляемого интегратора, аналоговый вход которого соединен с выходом ключа, а выход — с первыми входами компараторов, первый вход ключа соединен с плюсовым выходом источника опорных напряжений, минусовой выход которого соединен с вторым входом ключа, вторым входом первого компаратора и входом резистивного делителя напряжений, выход которого соединен с вторым входом второго компаратора, выход триггера соединен с первым входом элемента ИЛИ-НЕ и с управляющим входом управляемого интегратора, R-вход триггера, управляющий вход ключа, вход инвертора и второй вход элемента ИЛИ вЂ  объединены и являются входом блока управления, выход инвертора является первым выходом блока. управления, выход второго компаратора соединен с S-входом триггера и является вторым выходом блока управления, выход первого компаратора соединен с тактовым входом управляемого интегратора и является третьим выходом блока управления, 3, Устройство по п, 1, о т л и ч а ю щ е е с я тем, что многодиапазонный интегратор содержит источник опорных напряжений, два компаратора, элемент ИЛИ и управляемый интегратор, выход которого соединен с первыми входами компараторов и является первым выходом многодиапазонного интегратора, выходы компараторов соединены с соответствующими входами элемента ИЛИ, выход которого соединен с тактовым входом управляемого интегратора и является вторым выходом многодиапазонного интегратора, вторые входы первого и второго компараторов соединены соответственно с плюсовым и минусовым выходами источника опорных напряжений, аналоговый и управляющий входы управляемого интегратора являются соответствующими входами многодиапазонного интегратора.

4 ° Устройство по и ° 1, о т л и ч а ю щ е е с я тем, чтo вычислительный блок содержит счетчик, дешифратор и регистр, выходы счетчика соединены с входами дешифратора, выходы которого соединены с входами

134 регистра, выходы которого являются выходами вычислительного блока, а тактовый вход — первым управляющим входом вычислительного блока, вторым управляющим входом которого является вход сброса счетчика, суммирующий и вычитающий входы которого являются соответственно первым и вторым входами вычислительного блока °

5. Устройство по пп. 1 — 3, о т— л и ч а ю щ е е с я тем, что, управляемый интегратор содержит операционный усилитель, ключ, резистор, конденсатор, элемент задержки, регистр и блок коммутируемых конденсаторов, состоящий из и параллельных цепей последовательно соединенных конденсаторов и ключей, причем управляющие входы ключей соединены с соответствующими выходами регистра, 7О."Я 16 инвертирующии вход операционного уси Пителя соединен с первыми выводами ключа, блока коммутируемых конденсаторов, резистора и конденсатора, с. выход операционного усилителя соедийен с вторыми выводами конденсатора, ключа и блока коммутируемых конденсаторов и является выходом управля,емого интегратора, второй вывод ре:зистора является аналоговым входом управляемого интегратора, управляющий вход ключа соединен с параллельными входами регистра и через элемент задержки — с входом управления записью регистра и является управляющим входом управляемого интегратора, последовательный вход регистра подключен к шине логической единицы, а тактовый вход и вход сброса регистра являются соответствующими входами управляемого интегратора, 1347028 фиг. Ф

ОЩ

Вых.1 иИ

Beaux.t

u«l йа2 (/(5) даи.3 и((l ю.г

Ф(/8) арык, У(1У) f-—

/Их(Л1—

U(19)

Фыс (27 (р

1347028

Ууууу (7) u(Я2)

Ык.

3 ир-s)

Рык. 1

Р(Я5)

Ibm, г Р(1-9)

Фык. я

V(I-5)

Фык. 4

УУз) алых.

t(tg иь. 7

Составитель Г. Козуля

Редактор Н, Бобкова Техред И.Попович

Корректор В. Бутяга

Подписное

Заказ 5117/44 Тираж 729

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4