Аналого-цифровой преобразователь

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИК

А1 ((9) SU (II) (504 Н 03 М

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3867650/24-24 (22) 15.03.85 (46) 07.11.87. Бюл. й- 41 (72) О. С. Андреев, О. П. Андрух, Б. А, Бохонко, В. А. Калынюк и В. А. Стрик (53) 681.325(088.8) (56) Патент США 9 3982241, кл. Н 03 К 13/20, опублик. 1976.

Иурсаев А. Х. Двукратное использование сравнивающего усилителя для повышения точности аналого-цифровых преобразователей. Приборы и техника, эксперимента, 1974, с. 70-71.

) (54) (57) 1. АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий регистр последовательных приближений, первый вход которого соединен с первым выходом первого переключателя, а выходы соединены с соответствующими первыми входами цифроаналогового преобразователя и являются выходными шинами, первый вход аналогового запоминающего устройства соединен с вторым выходом первого переключателя, вход которого соединен с выходом сравнивающего усилителя, второй вход аналогового запоминающего устройства является общей шиной, второй переключатель, первый вход которого соединен с первым выходом источника сигнала, о т л и ч аю шийся тем, что, с целью повышения точности преобразования, в него введены третий переключатель, источник начального тока, преобразователь напряжения в ток и дифференциальный усилительный каскад, первый и второй входы которого соединены соответственно с выходами второго и третьего переключателей, второй вход второго переключателя и первый вход третьего переключателя объединены и соединены с вторым выходом источника сигнала, третий выход которого соединен с вторым входом третьего переключателя, управляющие входы первого, второго, третьего переключателей, аналогового запоминающего устройства, регистра последовательных приближений объединены и являются шиной управления, первый и второй выходы дчфференциального усилительного каскада соединены соответственно с первым и вторым входами сравнивающего усилителя, третий вход дифференциального усилительного каскада является первой шиной питания, четвертый вход соединен с выходом источника начального тока, первыми выходами преобразователя напряжения в ток и цифроаналогового преобразователя, пятый вход соединен с вторыми выхода1и цифроаналогового преобразователя и преобразователя,напряжения в так, вход источника начального тока, первый вход преобразователя напряжения в ток, второй вход цифроаналогового преобразователя объединены и являются второй шиной питания, второй вход преобразователя напряжения .в ток соединен с выходом аналогового запоминающего устройства, а второй вход регистра последовательных приближений является шиной тактового сигнала.

2. Преобразователь по п, 1, о тл и ч а ю шийся тем, что дифференциальный усилительный каскад выполнен на трех резисторах и первом и втором транзисторах, базы которых являются соответственно первым и вторым входами дифференциального усилительного каскада, первый и второй

1350831 выходы которого являются коллекторами соответственно первого и второго транзисторов, которые соединены соответственно с первыми выводами первого и второго резисторов, вторые выводы которых объединены и являются третьим входом дифференциального усилительного каскада, эмиттеры первого и второго транзисторов соединены соответственно с первым и вторым выводами третьего резистора и являются соответственно пятым и четвертым входами дифференциального усилительного каскада.

3. Преобразователь по п. 1, о тл и ч а ю шийся тем, что преобразователь напряжения в ток выполнен на пяти резисторах, двух источниках.начального тока первом и втором транзисторах, коллекторы которых являются соответственно первым и вторым выходами преобразователя напряжения в ток, эмиттеры первого транзистора соединены с первым выводом первого резистора, выходом первого источника начального тока, эмиттер второго транзистора соединен с вторым выводом первого резистора и выходом второго источника начального тока, входы первого и второго источников начального тока объединены с первыми выводами второго и третьего резисторов и являются первым входом преобразователя напряжения в ток, второй вывод второго резистора соединен непосредственно с базой первого транзистора и через четвертый резистор соединен с общей шиной, второй вывод третьего резистора соединен. с базой второго транзистора и с первым выводом пятого резистора,.второй вывод которого является вторым входом иреобразователя напряжения в ток ..

4. Преобразователь по п. 1, о тл и ч а ю шийся тем, что цифроИзобретение относится к измеритель" ной и вычислительной технике и может быть использовано в электроизмеритель" ных приборах, измерительно-вычислительных и управляющих комплексах. аналоговый преобразователь выполнен на блоке преобразования уровня напряжения, и переключателях, где ив число разрядов преобразования, блоке фиксации уровня напряжения на и+1 транзисторах, резистивной матрице типа R-2R, источнике стабильного тока на дополнительном транзисторе, двух резисторах, диоде, стабилитроне, анод которого объединен с первым выводом первого резистора и является вторым входом цифроаналогового преобразователя, катод об.ьединен с катодом диода, анод которого через второй резистор соединен с общей шиной и непосредствt. кно с базой дополнительного транзистора, эмиттер которого соединен с вторым выводом первого резистора, а коллектор через резистивную матрицу R — 2R соединен с соответствующими эмиттерами и+1 транзисторов, базы которых объединены и являются шиной напряжения фиксации, коллектор первого транзистора соединен с общей шиной, а коллекторы и транзисторов соединены соответственно с информационными входами и переключателей, первые и вторые входы ключателей, первые и вторые выходы которых соответственно объединены и являются соответственно первым и вторым выходами цифро-аналогового преобразователя, управляющие входы Il переключателей соединены с соответствующими выходами блока преобразования уровня напряжения, входы которого являются первыми входами цифроаналогового преобразователя.

5. Преобразователь по пп. 2 - 4, отличающийся тем, что транзисторы дифференциального усилительного каскада, преобразователя напряжения в ток и цифроаналогового пр еобр as о в ателя выполнены на транзисторах одинакового типа проводимости.

Целью изобретения является повышение точности преобразования.

На фиг, 1 приведена функциональная схема устройства; на фиг. 2структурная электрическая схема диф13508 ференциального усилительного каскада; на фиг. 3 - структурная электрическая схема преобразователя напряжения в ток; на фиг. 4 - структурная электрическая схема цифроаналогового преобразователя.

АЦП (фиг. 1) содержит сравнивающий усилитель 1, первый 2, третий 3 и второй 4 переключатели, аналоговое запоминающее устройство 5, регистр

6 последовательных приближений, цифроаналоговый преобразователь 7, преобразователь 8 напряжения в ток, источник 9 начального тока, дифференци- 15 альный усилительный каскад 10, первую ll, вторую 12 шины питания, общую шину 13, шину 14 управления и шину

15 тактового сигнала. Второй 16 и первый 17 входы дифференциального усилительного каскада 10 через третий

3 и второй 4 переключатели подключены к выходам источника 18 сигнала в режиме выборки входного сигнала и к второму выходу 19 источника 18 в ре« 25 жиме преобразования. Четвертый 20 и пятый 21 входы подачи токового сигнала отрицательной обратной связи соединены соответственно с первым 22 и вторым 23 выходами преобразователя 8 30 напряжения в ток и первым и вторым выходами 24 и 25 ЦАП 7, первый 26 и второй 27 выходы подключены к соответствующим входам сравнивающего усилителя 1, а третий вход 28 подключен к первой шине 11 питания. Выходы регистра 6 подключены к первым входам

29 ЦАП 7 и к выходам 30 устройства.

Вторая шина 12 питания подключена соответственно к второму 31 и первому

32 входам ЦАП 7 и преобразователя 8, второй вход 33 которого соединен с выходом аналогового заломинающего устройства 5.

Дифференциальный усилительный кас- 45 кад 10 (фиг. 2) содержит второй 34 и первый 35 транзисторы, первый 36 и второй 37 резисторы и третий резистор 38.

Преобразователь 8 (фиг. 3) содержит первый 39 и второй 40 транзисторы, первый 41 и второй 42 источники начального тока, делители 43 и 44 напряжений, выполненные на втором, третьем, четвертом и пятом резисторах, и первый резистор 45. ЦАП 7 . (фиг. 4) содержит блок 46 преобразования уровня напряжения, п переключателей 47, блок 48 фиксации уровня, 31

4 резистивную матрицу R-2R 49, источник 50 стабильного тока на токоотводящем транзисторе 51, резисторе 52 и термокомпенсирующем источнике 53 опорного напряжения. Блок 48 выполнен на и-1 транзисторах 54, базы которых подключены к шине 55 напряжения фиксации.

Термокомпенсирующий источник 53 опорного напряжения содержит стабили-. трон 56, диод 57, обеспечивающий компенсацию напряжения переходов базаэмиттер токоотводящего транзистора

51, и резистор 58 питания стабилитрона 56.

Аналого-цифровой преобразователь имеет два режима работы — режим выборки входного сигнала и режим преобразования. Режим работы определяется состоянием шины 14. Пусть уровню логической "единицы" на шине 14 соответствует режим выборки входного сигнапа, тогда уровню логического

"нуля" будет соответствовать режим преобразования.

При подаче логической "единицы" на шину 14 переключатели 2, 3 и 4 устанавливаются в положение, показанное на фиг. 1. АЗУ 5 устанавливается в режим выборки, а регистр 6 - в исходное состояние, например, соответствующее уровням логического "нуля".

Переключатели 3 и 4 обеспечивают подключение выходов источника 18 сигнала 1 к входам 16 и 17 дифференциального усилительного каскада 10, который в режиме выборки входного сигнала охвачен отрицательной обратной связью 26 и 27 через сравнивающий усилитель 1, переключатель 2, АЗУ 5 и преобразователь 8 на входы 20 и 21 подачи токового сигнала отрицательной обратной связи (полярность входов сравнивающего усилителя 1 и АЗУ

5 показана на фиг. 1). Исходному состоянию регистра 6 соответствует положенйе переключателей тока в блоке 47 (фиг. 4), при котором весь ток источника 50 стабильного тока подключен к выходу 25 ЦАП 7.

Причем значение тока источника 9 равным току источника 50, а токи источников 41 и 42, коэффициенты деления делителей 43 и 44 напряжения и сопротивления резисторов 36 и 37 равными между собой.

Режим выборки входного сигнала описывается следующим выражением:

350831 6 (при 1 = О) и коэффициент передачи с входа устройства на выход АЗУ 5 х

R 1

Ка

0- драч

1å

2В

А К„„В

Ка (3)

В2

1, сч 2R н а

1С В2 R2 — — — + h,1 — +

Ка ВКа

55 с (— — — " — -).2R + ь1 Е

R В н н

1 2

+ 1,Ч где 1 — значение сигнала на выхос дах источника 18;

R — сопротивление резистора

38Ф

U»„ - напряжение на выходе АЗУ 5

К - коэффициент деления делид телей 43 и 44;

R — сопротивление резистора

451

В - сопротивление резисторов н

36 и 37;

rZ — суммарный разбаланс токов в плечах дифференциального усилительного каскада

10, вызванный неидеальностью ЦАП 7, .преобразователя 8, источника 9 и транзисторов 34 и 35 в дифференциальном усилительном каскаде 10;

1 „, А, U — напряжение смещения, коэффициент усиления и выходное напряжение сравнивающего усилителя 1.

Напряжения на выходах АЗУ 5 и сравниваемого усилителя 1 связаны между собой соотношением

Где 1 К „— напряжение смещения

ДЗЧ и коэффициент передачи АЗУ 5.

Из выражения (1) с учетом выражения (2) и при условии, что А- с определим значение напряжения на выходе АЗУ 5:

2В

1 В +,I.R +1 + 1 с В н су A

Первая составляющая правой части выражения (3 ) определяет з ависимость выходного напряжения АЗУ 5 от значения входного сигнала 1, а две другие составляющие содержат информацию о погрешностях узлов устройства.

Начальное значение напряжения U в соответствии с (3) выбираются такими, чтобы при всех значениях 1 выходное напряжение АЗУ 5 находилось в пределах его рабочего диапазона.

Начальное значение напряжения U в случаях необходимости регулируется изменением тока источника 9. Длительность режима выборки входного сигнала должна быть достаточной для записи информации в АЗУ и установления переходных процессов в схеме.

При подаче уровня логического

"нуля" на шину, что соответствует режиму преобразования, переключатели

2 — 4 переводятся в.положение, противоположное показанному на фиг. 1, а

АЗУ 5 — в режим хранения. Переключа25 тели 3 и 4 соединяют входы 16 и 17 дифференциального усилительного каскада 10 с выходом 19 источника сигнала, который соединен с общей шиной

13. Отключение источника сигнала 1 е

З0 приводит к разбалансу токов в плечах дифференциального усилительного каскада 10, величина которого определяется запомненным в АЗУ 5 напряжением

UÄN . Разбаланс токов компенсируется

35 выходным током ЦАП 7 в процессе поразрядного уравновешивания, которое реализуется регистром 6 под воздействием тактового сигнала с шины 15. В режиме преобразования действует отрицательная обратная связь с выходов

26 и 27 дифференциального усилительного каскада 10 через сравнивающий усилитель 1, переключатель 2, регистр

6 И ЦАП 7 на его входы 20 и 21 (по45 лярность входа регистра 6 последовательных приближений показана на фиг, 1), Процесс поразрядного уравновешивания в устройстве осуществляется следующим образом.

Пусть выходное напряжение U

АЗУ 5, воздействуя через преобразователь 8, приводит к разбалансу токов в плечах дифференциального усилительного каскада 10,. при котором ток коллектора транзистора 35 больше тока коллектора транзистора 34. Раз б аланс напряжения на выходах 26 и 27 дифференциального усилительного каскада 10

13508

31

С учетом мает вид с Я

1, U пп R 2R A

1 н (5) 1, 1цлп

1 (6) о

"1 о

rp,e M = - .

Й установит на выходе сравнивающего уси-" е у-силителя 1 низкий уровень (логический "нуль"). В первом такте преобразования в старшем разряде выходов реги5 стра 6 устанавливается уровень логической "единицы". Переключатель тока в блоке 47, соответствующий старшему разряду, переключает ток старшего разряда, равный половине тока источника 50, с выхода 25 на выход 24

ЦАП 7. Это приводит к изменению токов в плечах дифференцйального усилительного каскада 10: ток через транзистор 34 увеличивается, а ток через транзистор 35 соответственно уменьшается на величину, равную току старшего разряда. Если в конце первого такта соотношение токов в плечах дифференциального усилительного каскада

10 не изменится, т.е. ток коллектора

:транзистора 35 будет превышать ток коллектора транзистора 34, то состояние выхода сравнивающего усилителя I не изменится и с учетом инверсии вхо- 2б да регистра 6 в его старший разряд запишется уровень логической "единицы". Состояние переключателя тока старшего разряда в блоке 47 не изменится. Если же ток коллектора тран- gp зистора 34 превысит ток коллектора транзистора 35, то на выходе сравнивающего усилителя 1 установится высокий уровень (логическая "единица") и в старший разряд регистра 6 последовательных приближений в конце первого такта запишется уровень логического

"нуля". Переключатель тока старшего разряда в блоке 47 переключится в исходное состояние. Определение ос- 40 тальных разрядов в последующих тактах преобразования осуществляется аналогично, Результат аналого-цифрового преобразования снимается с выходов 30 устройства.

Процесс уравновешивания в режиме преобразования описывается выражением ("" "- Й

U> К 2R (4) с где LI „ — изменение тока на выходах

ЦАП 7;

U --U — — — среднее значение напряпп жения на выходе сравнивающего усилителя; уровни логической "единицы" и логического "нуля" на выходе сравнивающего усилителя 1. (3) выражение (4) приниПервая часть выражения (5) опреде- ляет погрешность сравнения, которую можно свести к пренебрежимо малой величине соответствующим выбором величин. сопротивления нагрузки R„ и коэффициента усиления А.

Пренебрегая погрешностью сравнения, приведем выражение (5) к виду

ИЗМЕНЕНИЕ тОКа 4?„„и ОПРЕДЕЛЯЕТСЯ значениями тока I, источника 50 и кода N на входах 29 ЦАП 7: лп

I U N п iп и «« где U, — значение опорного напряжения термокомпенсирующего источника 53;

R — сопротивление резистора 52. о

Зависимость значения выходного тока от величины входного сигнала 1,. в соответствии с (6) и {7) определяется выражением — масштабное преобразование.

Как видно иэ выражения (8), в процессе аналого-цифрового преобразования компенсируется аддантивная погрешность, определяемая разбалансом токов ь? и напряжением смещения 1 „ сравнивающего усилителя 1.

Масштаб преобразования устройства

М определяется отношением сопротивлений двух резисторов: резисторов 38 и 52. Мультипликативная погрешность устройства будет определяться погрешностью отношения сопротивлений этих резисторов.

Для большинства датчиков с низкоуровневым выходом характерным является наличие раэностного сигнала и син9 135 фазной составляющей. Синфазная составляющая может представлять собой некоторое постоянное напряжение (характерно для мостовых датчиков), либо переменное напряжение помехи (например, с частотой сети). Эквивалентная схема источника 18 сигнала с. разностным сигналом 1 и синфазной составляющей напряжения помехи 1 и и его подключение к входам АЦП приведено на фиг. 1.

Рассмотрим механизм подавления синфазного напряжения помехи 1 в

АЦП. На выводах источника 18 сигнала будут присутствовать синфазные составлякш1ие относительно общей шины 13соответственно 1 + — и 1

1, 2

2 2

Разностный сигнал будет иметь значение 1 . В идеальном случае, благодаря дифференциальному входу, АЦП должен реагировать только на разностный сигнал 1 и подавлять синфазную составляющую помехи 1 . Однако из-за разброса характеристик компонентов, что приводит к ассимметрии дифференциальных схем, последние имеют конечный коэффициент ослабления синфазного сигнала. Это приводит к возникновению дополнительных погрешно0831

10 стей. Устройство обеспечивает компенсацию этих погрешностей для сигналов помехи с низкочастотным спектром.

Происходит это следующим образом.

Пусть синфазное налряжение помехи 1 1 приведет к дополнительному разбалан- су токов А| в плечах дифференциального усилительного каскада 10. В соответствии с выражением (3) этот разбаланс токов преобразуется в приращение напряжения Ы „ на выходе АЗУ

5 в режиме выборки входного сигнала.

В режиме преобразования входы 16 и 17

)5 дифференциального усилительного каскада 10 через переключатели 3 и 4 подключаются к выходу 19 источника сигнала, на котором присутствует напряжение помехи 1 по отношению к и общей шине, 13. Напряжение помехи 1„ в режиме преобразования будет создавать такой же разбаланс токов в плечах дифференциального усилительного каскада 10, как и в режиме выборки.

25 В процессе преобразования разбаланс токов I сбгласно (4) компенсируется током, создаваемым напряжением ьБ„,„ . .Это справедливо для помех, период которых намного больше времени О преобразования и, следовательно, изменение напряжения помехи за это время несущественно.

135083!

1350831

Составитель А. Титов

Редактор Н. Егорова Техред И.Ходанич .Корректор Л.Тяско

Тираж 900 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открштий

113035, Москва, Ж-35, Раушская наб., д, 4/5

3ак аз 5 2 98/5 7

Производственно-полиграфическое предприятие,: г. Ужгород, ул. Проектная, 4