Регулируемая мера фазовых сдвигов

 

Изобретение относится к области электрических измерений, в частности к устройствам, задающим между двумя гармоническими сигналами фазовый сдвиг от О до 360° в широком диапазоне частот. Изобретение может быть использовано для проверки фазоизмерительной аппаратуры. Целью изобретения является повьппение точности задания регулируемого фазового сдвига в широком диапазоне частот. Для достижения этой цели в устройство дополнительно введены арифметический блок 13, блок 12 управления и времязадающий делитель 15. Кроме того, устройство содержит блок 1 задания кодов, блок 2 записи кодов, генератор 3 импульсов, два идентичных канала 4 и 5, каждый из которых содержит m многоразрядных регистров 6.1-6.т m цифроаналоговых преобразователей 7.1-7.т, m ключей 8.1-8.т,фильтр 9 нижних частот, источник 10 опорного напряжения, пересчетный элемент 11 преобразователь 14 фаза-код. Функциональная схема блока 12 управления приводится в описании. Введение новых элементов и связей позволяет регулировать фазовый сдвиг с малым дискретом при высокой точности задания в области сотен килогерц и вьше. 3 ил. С S tzi: LH M (puPl

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 1257562 (21) 4017118/24-21 (22) 05.02.86 (46) 15.11.87.Бюл. У 42 (71) Научно-производственное объединение "Сибцветметавтоматика" (72) В.И.Кокорин (53) 621.317.7 (088.8) (56) Авторское свидетельство СССР

Ф 1257562, кл. G 01 R 25/04, 1985. (54) РЕГУЛИРУЕМАЯ МЕРА ФАЗОВЫХ

СДВИГОВ (57) Изобретение относится к области электрических измерений, в частности к устройствам, задающим между двумя гармоническими сигналами фазовый сдвиг от 0 до 360 в широком диапазоне частот. Изобретение может быть использовано для проверки фазоизмерительной аппаратуры. Целью изобретения является повышение точности задания регулируемого фазового сдви„„SU„„1352401 А 2 га в широком диапазоне частот. Для достижения этой цели в устройство дополнительно введены арифметический блок 13, блок 12 управления и времязадающий делитель 15. Кроме того, устройство содержит блок, 1 задания кодов, блок 2 записи кодов, генератор 3 импульсов, два идентичных канала 4 и 5, каждый из которых содержит

m многоразрядных регистров 6.1-6.m

m цифроаналоговых преобразователей

7.1-7.m, m ключей 8.1-8.m,фильтр 9 нижних частот, источник 10 опорного напряжения, пересчетный элемент 11 преобразователь 14 фаза-код. Функциональная схема блока 12 управления приводится в описании. Введение новых элементов и связей позволяет регулировать фазовый сдвиг с малым дискретом при высокой точности задания s области сотен килогерц и выше. 3 ил.

0! 2 делитель 15 соединен первым выходом с управляющим входом преобразователя

14 фаза-код, вторым выходом — с управляющим входом арифметического блока 13, третьим выходом — с блоком

12 управления.

Блок управления может быть выполнен по схеме, содержащей последовательно соединенные генератор 16, первый элемент И 17 и счетчик 18, к выходам которого подключены первый

19 и второй 20 демультиплексоры и регистр 21, последовательно соединенные дешифратор 22, второй элемент

И 23 и элемент ИЛИ 24, а также последовательно соединенные элемент НЕ 25 и третий элемент И 26.

Устройство работает следующим образом.

Сигналы с генератора 3 импульсов поступают на пересчетные элементы 11 каналов 4 и 5. В пересчетный элемент 11 канала 4 в момент заполнения пересчетного элемента 11 ка-. нала 5 (равенства нулю кода, уста» навливаемого триггерами этого элемента ) вводится, например, код числа нуль, что соответствует синфазной работе пересчетных элементов

11 каналов 4 и 5.

Количество многоразрядных регистров 6.1-6.m,öèôðoàíàëîãîâûõ преобразователей 7.1-7.ш,ключей 8.1-8.m в каналах 4 и 5 определяются числом дискретных значений синусоидальной функции m, используемых при формировании выходных сигналов регулируемой меры.

Времязадающий делитель 15 вырабатывает на своих выходах последовательности управляющих сигналов, приведенные на фиг.2. Таким образом, в течение времени t преобразователь ныл

14 фаза-код измеряет фазовый сдвиг на выходе регулируемой меры и по окончании времени t> âüäàåò резульйзм тат измерения, в виде кода на первые .входы арифметического блока 13. В течение времени t ц„в арифметическом блоке 13 код у вычитаИВм ется из значения установленного кода на входах установки кода угла

< „, . При этом в арифметическом блоке

13 формируется код погрешности, равный л = „— „„, значение которого используется в арифметическом блоке 13 для вычисления кода. управления по формуле ц „„р= ц,„,+ ду. По окон13524

Изобретение относится к электрическим измерениям, а именно к устройствам задающим между двумя гармони-. ческими сигналами фазовый сдвиг от

0 до 360 в широком частотном диапазоне, и может быть использовано для поверки фазоизмерительной аппаратуры.

Цель изобретения — повышение точ-. 1p ности задания регулируемого фазового сдвига в широком диапазоне частот.

На фиг.! приведена структурная схема устройства; на фиг,2 — временные диаграммы работы времязадаю- 1Á щего делителя; на фиг.3 — блок управления, пример реализации.

Регулируемая мера фазового сдвига содержит блок 1 задания кодов, блок

2 записи кода, генератор 3 импульсов, 20 два идентичных канала 4 и 5, содержащие каждый m многоразрядных регистров 6.1-б.m выходы которых соответственна соединены с m цифроаналоговыми преобразователями 7.1 -7.m, выходы которых соединены с информационными входами m ключей, 8.1-8.m, выходы которых соединены между собой и подключены к фильтру 9 нижних частот, источник 10 опорного напряжения, д0 выходом соединенный с соответствующими входами m цифроаналоговых преобразователей ?.1-7.m, управляющие входы m ключей 8.1-8.m соединены с выходами пересчетного элемента 11, выходы генератора 3 импульсов соединены с входами пересчетных элементов

1! каналов 4 и 5, выходы блока 2 записи кода подключены к входам установки пересчетного элемента 11 ка- 4р нала 4,. а вход блока 2 записи кода соединен с выходом пересчетного элемента 11 канала 5, выходы блока задания кодов соединены с информационными входами многоразрядных регист- 45 ров 6.! á.m каналов 4 и 5, первые и вторые выходы блока 12 управления соединены с входами управления регистров 6,1-6.m каналов 4 и 5 соответственно, входы блока 1 задания ко- gp дов и блока 12 управления соединены с выходами арифметического блока 13,, первые входы которого соединены с выходами преобразователя 14 фаза-код, подключенного к выходам фильтров 9 нижних частот каналов 4 и 5, вторые входы арифметического блока 13 являются входами установки. кода угла, времязадающий

3 135 чании времени t .код с выхода арифвыч метического блока 13, равный чпр поступает на блок 1 задания кодов и блок 12 управления. В течение времени t „ áëîê 12 управления осуществляет установку фазового сдвига на выходе регулируемой меры, равного величине чпр

Пусть на входы установки кода угла арифметического блока 13 подается извне, например, код числа

1I 1l нуль, что соответствует значению фазового сдвига, устанавливаемому на выходе регулируемой меры, = 0 .

Поскольку сигналы на выходе регулируемой меры в первый .момент времени после включения отсутствуют, Чизм1 Ч1 уст изм1 о и Чупп„= Чч„+ д у, = Оо. Код нулевого фазового сдвига Ч„„„поступает на блок 1 задания кодов и блок 12 управления. С третьих выходов блока 12 управления снимаются последовательно

m кодов управления и вводятся в блок

1 задания кодов.Под действием входных сигналов с блока 1 задания кодов вводятся последовательно в многоразрядные. регистры 6.1-б.m каналов 4 и 5 значения кодов, соответствующие дискретным значениям синусоидальной функции, выбираемым из условия

27

U = sin — ——

m где i = 1,2,3,...m.

Блок 12 управления обеспечивает запись в многоразрядные регистры

6.1-6.m каналов 4 и 5 кодов чисел, формируемых блоком 1 задания кодов.

Таким образом, в многоразрядные регистры 6.1 каналов 4 и 5 поступают коды чисел, пропорциональные значе2Й нию сунусоидальной функции sin ——

Ш в многоразрядные регистры 6.2 каналов 4 и 5 — коды чисел функции

sin — — i2 в регистры 6.3 каналов

4 и 5 — коды чисел функции

2 1

sin †-- 3 и т.д. до регистров

2 п б.ш — sin — — -" m.

Выходные сигналы регистров 6.1б.m соответствующие значениям синусоидальной функции с блока 1 задания кодов, поступают на входы цифро2401 аналоговых преобразователей соответственно 7.1-7.m. Выходные сигналы цифроаналоговых преобразователей

7.1-7.m каналов 5 и 4 представляют собой постоянные напряжения, значения которых пропорциональны значениям кодов синусоидальной функции, введенным в регистры 6.1-6.m и посту)0 пают на ключи 8.1-8.тп каналов 4 и 5.

Управляющие входы ключей 8.1-8.m подключены к пересчетным элементам

11. Сигналами с пересчетных элементов 11 каналов 4 и 5 осуществляется

15 циклическое непрерывное подключение к фильтрам 9 каналов 4 и 5 выходов цифроаналоговых преобразователей

7.1-7.m. Таким образом синтезируются выходные сигналы каналов 4 и 5.

20 Фильтры 9 нижних частот каналов 4 и 5 имеют амплитудно-частотные характеристики, обеспечивающие пропускание на нх выходы только первых гармоник ступенчатых сигналов.

25 Выходные сигналы регулируемой меры, сформированные описанным методом, являются синфазными до величины фаэовой погрешности фильтров 9.

В следующем цикле работы преобра30 эователем 14 фаза-код измеряется фазовый сдвиг на выходе регулируемой меры, определяемый выражением

ЧИЪмг ЧСт ("1 Ч2 )

35 где Ч и Ч вЂ” фаэовые сдвиги, вносимые фильтрами 9 каналов 4 и 5 соответственно и опреде40 ляющие погрешность задания фазовых сдви гов устройства.

В арифметическом блоке 13 определяется код погрешности з г = Чуст—

45 4 (Ч 42) и формир тся код

ЧупР2 М T + Чг чу (Ч, Чг ) ° Код с выхода арифметического блока 13, Равный ЧупР„, постУпа« ет в блок 1 задания кодов и блок

12 управления. При этом с целью за-. дания фазового сдвига между выходными сигналами устройства, равного (у„р„, в регистры 6.1-6.m канала 4 вводятся последовательно из блока 1 задания кодов значения кодов синусоидальной функции, отличные от значений кодов, введенных в регистры

6.1-б.m канала 5. Выходные сигналы цифроаналоговых преобразователей

1352401

7.1-7.m .канала 4 представыяют собой постоянные напряжения „значения которых пропорциональны значениям кодов синусоидальной функции, введенным в регистры 6.1-6.m канала 4.

Сигнал, синтезируемый на выходе фильтра 9 канала 4, имеет фазовый сдвиг относительно выходного сигнала фильтра 9 канала 5 Вых v„„.2 (v чг ) v„т 1 2 (1 4 ) 1УСТ

Таким образом, фазовый сдвиг между выходными сигналами устройства равен входному коду устанавливаемого фазового сдвига и не зависит от погрешностей фильтров в каналах регулируемой меры.

Точность задания фазовых сдвигов на выходе устройства определяется точностью преобразователя фаза-код, которая может достигать величины

0,01О в широком диапазоне частот, 25 и минимальным дискретом ц изменения фазовых сдвигов на выходе регулируемой меры.

При использовании для задания фазовых сдвигов в регулируемой мере и двоичных разрядов может быть получена дискретность задания фазовых сдвигов, равная g = 360 /2

Для и = 16 дискретность составит

= 360 /2 " и 0,01 ; (регистры 6.1—

6.m и цифроаналоговые преобразовате- 35 ли 7.1-7.m в этом случае 16-разряд— ные ).

Блок задания кодов может быть выполнен, например, в виде постоянного запоминающего устройства, хранящего значения синусоидальной функции для углов с дискретностью

360 р- . ПЗУ при этом содержит регистр адреса числа, положение "1" в кото-

45 ром задается от арифметического блока 13 и блока 12 управления и определяет код числа на выходе. блока 1 задания кодов.

Блок 2 записи кода может бьггь

50 выполнен, например, в виде ПЗУ, хранящего значения кодов чисел, соответствующих задаваемым фазовым сдвигам.

Блок 12 управления может бьггь выполнен, например, по схеме, изображенной на фиг.3, и работает следующим образом.

Код числа р „постугает от арифметического блока 3 (седьмой вход) на дешифратор 22, сигнал на выходе которого имеет уровень "1", если код числа „„, равен нулю,

15 (e„„) последний проходит через элемент И 23, элемент ИЛИ 24 на демультиплексоры 20 и 19 соответственf но, открывая их, если у,цр 0 . При

М„„р О сигнал управления от времязадающего делителя 15 проходит через элемент И 26, элемент ИЛИ 24 только на демультиплексор 19. Сигнал от времязадающего делителя 15 поступает также на вход управления счетчика 18, разрешая счет импульсов от генератора 16, которые поступают на информационный вход счетчика 18 через элемент И 17. Количество разрядов счетчика 18 (К) определяется числом m дискретных значений синусоидальной функции, используемых при формировании выходных сигналов регулируемой меры (m (2 ). Выходные сигналы счетчика 18 записываются с каждым тактом генератора 16 в регистр

21 и используются для управления блоком 1 задания кодов, а также поступают на информационные входы демультиплексоров !9 и 20. Демультиплексоры 19 и 20 имеют по m выходов и обеспечивают управление регистрами 6.1 -6.m каналов 4 и 5 соответственно. Количество импульсов, прошедших от генератора !6 на счетчик

18, равно m, после чего элемент И 17 закрывается, и формирование сигналов блоком 12 управления прекращается до следующего цикла работы (t>, ).

Времязадающий делитель 15 может быть выполнен в виде трехканального делителя импульсов тактового генератора либо в виде ПЗУ, имеющего три выхода и опрашиваемого от управляющего счетчика, соединенного с тактовым генератором. Демультиплексоры

19 и 20 могут быть выполнены, например, на микросхемах К155ИДЗ.

По сравнению с известным устройством при одинаковом дискрете изменения фазовых сдвигов на выходе регулируемой меры ц= 0,01 повышается точность задания фазовых сдвигов в широком диапазоне частот, посколь1352ч0

Фо рмула изобретения

Регулируемая мера фазовых сдвигов по авт,св.У 1257562, о т л и ч а ющ а я с я тем, что, с целью повыше ния точности задания регулируемого фазового сдвига в широком диапазоне частот, в нее введены преобразова-. тель фаза-код, арифметический блок, 20 ку исключается фазовая погрешность аналоговых фильтров, включенных на выходе устройства, которая может достигать в известном устройстве величины 0,1 и более в диапазоне рабочих частот(5 Гц — 10 ИГц) .

Таким образом, применение предлагаемого устройства позволяет регулировать фазовый сдвиг с малым диск- 1р ретом при высокой точности задания в области сотен килогерц и выше.

8 блок управления и времязадающий делитель, причем выходы меры подключены к преобразователю фаза-код, выходы которого соединены с первыми входами арифметического блока, вторые входы которого являются входами установки кода угла, выходы арифметического блока соединены с входами блока задания кодов и с входами блока управления, первые и вторые выходы блока управления соединены с входами управления m регистров первого и второго каналов соответственно, третьи выходы блока управления соединены с входами блока задания кодов, времязадающий делитель соединен первым выходом с управляющим входом преобразователя фаза-код, вторым выходом — с управляющим входом арифметического блока, третьим выходомс блоком управления.

Щ1е 2