Устройство воспроизведения цифровой информации

 

Изобретение относится к устройствам синхронного воспроизведения цифровой информации. Синхросигнал кварцевого генератора 5 поступает на вход фазового компаратора 11, где происходит сравнение частоты воспроизводимого синхросигнала и частоты синхросигнала кварцевого генератора 5. Прямоугольный сигнал, являющийся результатом сравнения, поступает на вход фильтра 12, где вьщеляется плавно изменяющаяся низкочастотная составляющая сигнала ошибки, поступающая на вход сумматора 10. С выхода последнего через выход устр-ва сигнал управления скоростью поступает в схему-тактового регулирования двигателя . 1 ил. J6 i (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (5у 4 G 11 В 5/02, 5/09

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4022497/24-10 (22) 14.02.86 (46) 15.11.87. Бюл. 11 - 42 (72) В.А.Шелестов и А.С.Беляков (53) 681.84.083.8(088.8) (56) Авторское свидетельство СССР

Ф 699551, кл. С !1 В 5/09, 1977.

Авторское свидетельство СССР

N - 1153347, кл. G 11 В 5/09, 1984. (54) УСТРОЙСТВО ВОСПРОИЗВЕДЕНИЯ ЦИФРОВОЙ ИНФОРМАЦИИ (57) Изобретение относится к устройствам синхронного воспроизведения цифровой информации. Синхросигнал

„„SU„„1352525 А1 кварцевого генератора 5 поступает на вход Фазового компаратора ll, где происходит сравнение частоты воспроизводимого синхросигнала и частоты синхросигнала кварцевого генератора

5. Прямоугольный сигнал, являющийся результатом сравнения, поступает на вход фильтра 12, где выделяется плавно изменяющаяся низкочастотная составляющая сигнала ошибки, поступающая на вход сумматора 10. С выхода последнего через выход устр-ва сигнал управления скоростью .поступает в схему тактового регулирования двигателя. 1 ил.

1352525

Изобретение относится к приборостроению, в частности к магнитной записи с высокой плотностью, а именно к устройствам синхронного воспроизведения цифровой информации.

Пель изобретения — повышение достоверности воспроизведения информации.

На чертеже приведена блок-схема устройства воспроизведения цифровой информации. л

Устройство содержит последовательно соединенные входной блок 1, буФерный запоминающий блок 2 и выходной блок 3, состоящий иэ буферного регистра и магистрального усилителя, а также блок 4 адресации и кварцевый генератор 5, выход которого соединен с синхронизирующим входом выходного блока 3 и с первым счетным входом блока 4 адресации, первый и второй адресные выходы которого соединены с соответствующими адресными входами буферного запоминающего блока 2, блок сравнения адресов, состоящий из последовательно соединенного счетчика 6 сравнения адресов, регистра 7 сравнения адресов, цифроаналогового преобразователя 8 и компаратора 9, а также аналоговый сумматор 10, фазовый компаратор 11 цифрового типа, построенный по схеме ИСКЛЮЧАЮЩЕЕ ИЛИ, I выход которого через фильтр 12, пред— ставляющий собой активный фильтр нижних частот, выполненный на операционном усилителе с обратной связью, подключен к второму входу аналогового сумматора 10, выход кварцевого генератора 5, являющийся выходом синхронизации устройства, подключен к первому входу фазового компаратора ll, второй вход которого соединен со счетным входом счетчика 6 сравнения адресов и с вторым счетным входом блока 4 адресации, выходы блока 4 адресации пПуск" и "Стоп" соединены с соответствующими входами счетчика

6 начальной расстановки адресов. Блок

4 адресации содержит счетчик 13 адресов записи и счетчик 14 адресов чтения, адресные выходы счетчиков 13 и

l4 являются адресными выходами блока

4 адресации,. выходы "Пуск" и "Стоп" счетчиков 13 и 14 являются выходами

"Пуск" и "Стоп" блока 4 адресации, а счетные входы счетчиков 13 и 14 являются счетными входами блока 4 ад5

55 ресации. Кроме того, устройство содержит входную шину 15, выходную шину 16, шину 17 синхронизации и шину

l8 управления двигателем.

Устройство работает следующим образом.

Воспроизводимая информация с входа информации устройства через входной блок 1 поступает на вход буферного запоминающего блока 2. Сопровождающие воспроизводимую информацию синхроимпульсы с входа 15 синхронизации устройства поступают на вход счетчика 13 адресов записи блока 4 адресации, тем самым производя запись информации в буферный запоминающий блок

2, на счетный вход счетчика 6 сравнения адресов и на второй вход фазового компаратора II. С выхода кварцевого генератора 5 высокостабильный синхросигнал поступает на счетный вход счетчика 14 адресов чтения блока 4 адресации, на синхрониэирующий вход выходного блока 3 и на выход синхронизации устройства, осуществляя при этом считывание записанной ранее в буферное запоминающее устройство 2 информации, которая через выходной блок 3 поступает с частотой стабильности кварцевого генератора 5 на выход информации устройства. Кроме того, синхросигнал кварцевого генератора

5 поступает на первый вход фазового компаратора II. В фазовом компараторе ll цифрового типа происходит сравнение частоты воспроизводимого синхросигнала и частоты синхросигнала кварцевого генератора 5. Прямоугольный сигнал, являющийся результатом сравнения, имея длительность, пропорциональную фазовому сдвигу двух синхросигналов, с выхода Фазового компаратора ll поступает на вход фильтра

12, где выделяется плавно изменяющаяся низкочастотная составляющая сигнала ошибки, поступающая на второй вход аналогового сумматора 10. С выхода аналогового сумматора через вы-. ход устройства сигнал управления скоростью поступает в схему токового регулирования двигателя.

До выравнивания частот воспроизводимого сигнала и кварцевого генератора 5 счетчик 6 сравнения адресов определяет значение номера адреса записи информации в буФерное запоминающее устройство 2 при нулевом значении адреса чтения, в среднем оно долж1352525

Составитель С».Егоров

Техред Л.Олийнык КорректорГ.Решетник

Редактор M.Àíäðóøåíêî

Заказ 5568/50 Тираж 588 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 но равняться половине общего числа ячеек буферного запоминающего устоойства 2, которое переносится каждый цикл счета адресов чтения в регистр 7 сравнения адресов. После преобразования в цифроаналоговом преобразователе 8 значение разности адресов записи и чтения в виде изменяющегося напряжения поступает на вход компарато- )p ра 9. Это пороговое устройство слу- жит индикатором выхода изменяющегося напряжения иэ установленных точных пределов, соответствующих минимально и максимально возможным значениям ад- 15 ресов записи в буферное запоминающее устройство 2. В случае превышения одного из опорных напряжений выход двойного компаратора 9 переключается из нуля в положительное состояние, являясь дополнительным сигналом для

t увеличения скорости с целью начально— го разнесения адресов записи и чте —: ния.

Дальнейшее управление скоростью 25 определяется сигналом, снимаемым через фильтр 12 с фазового компаратора

11, в этом случае отсутствует накопление ощибки в разнице адресов записи и чтения информации, так как от- 30 клонение фазы воспроизводимого сигнала от фазы синхросигнала кварцевого генератора 5 в виде плавно меняющегося сигнала постоянно поступает через аналоговый сумматор 1О и шину 18 управле35 ния скоростью двигателя в схему токового ,регулирования двигателя, исключая возможность выхода частоты воспроиз.водимого сигнала из полосы захвата устройства синхронизации, а также . 40 исключая возможность нарушения стабильности работы сервомеханизма аппарата высокоплотной магнитной записи.

Формула и з о б р е т е н и я

Устройство воспроизведения цифровой информации, содержащее последовательно соединенные входной блок, подключенный входом к входной шине, буферный запоминающий блок и выходной блок, выход которого подключен к выходной шине, а также шину управления двигателем и кварцевый генератор, выход которого подключен к синх» ронизирующему входу выходного блока и первому входу блока адресации, второй вход которого подключен к шине синхронизации, а первый и второй, а также третий и четвертый выходы подключены соответственно к адресным входам буферного запоминающего блока и к входам блока сравнения, о т л и— ч а ю щ е е с я тем, что, с целью повьппения достоверности воспроизведения информации, в него введены последовательно соединенные фазовый компаратор, первый вход которого подключен к шине синхронизации, а второй— к выходу кварцевого генератора, фильтр и аналоговый сумматор, первым входом подключенный к выходу фильтра, а выходом — к шине управления двигателем, а также блок сравнения, состоящий из последовательно соединенных счетчика сравнения адресов, счетным входом подключенного к шине синхронизации, регистра сравнения адресов, цифроаналогового преобразователя и компаратора, выход которого подключен к второму входу аналогового сумматора.