Стабилизированный многофазный импульсный преобразователь постоянного напряжения

 

Изобретение относится к электротехнике , в частности к многофазным импульсным преобразователям постоянного напряжения. Цель изобретения - улучшение качества процесса регулирования. Цель достигается введением в каждый из N формирователей -f -ЛПк (Л -Лнь§ фиг.}

СОЮЗ CQBETCHHX

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

5 А1 (19) (И) <594 G 05 F 56

ВСЕСОЮЗНАЯ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Рие. 7

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4056245/24-07 (22) 16.04. 86 (46) 30.11.87. Бюл. Ф 44 (71) Куйбышевский электротехнический институт связи (72) А.Ф.Кадацкий и О.N.Àðòàìoíoâà (53) 621.316.722.1(088.8) (56) Авторское свидетельство СССР

Р 855639, кл. С 05 F 1/56, 1981.

Авторское свидетельство СССР

Ф 1066026, кл. G 05 F 1/56, 1984; (54) СТАЬИЛИЗИРОВАННЫЙ МНОГОФАЗНЫЙ ИМПУЛЬСНЫЙ ПРЕОБРАЗОВАТЕЛЬ ПОСТОЯННОГО

НАПРЯЖЕНИЯ (57) Изобретение относится к электротехнике, в частности к многофазным импульсным преобразователям постоянного напряжения. Цель изобретения — улучшение качества процесса регулирования. Цель достигается введением в каждый из N формирователей

1 ) 55965

4 ширины импуль<: ов второl о «оги и— ского элемента 2И-НЕ 24, при этом один из входов указанного логического элемента подключен к прямому выходу формирователя ?2 импульсов сброса, другой вход — через элемент 23 задержки к прямому выходу D-триггера 20 управления следующего формирователя 4 ширины импульсов, а выход — к К-входу D-триггера 21 готовности. В каждом из N формирователей

4 ширины импульсов прямой выход Птриггера 20 управления подключен через элемент 23 задержки к первому

Изобретение относится к электротехнике и может быть использовано в устройствах электропитания радиоэлектронных приборов, систем автоматики, в частности, с многофазными импульсными стабилизаторами, содержащими

N силовых каналов, выполненных по любой из известных однофазных схем импульсного преобразования и регулирования электрической энергии, выходные и входные цепи которых подключены параллельно или последовательно к источнику питания и нагрузке соответственно.

Цель изобретения — улучшение качества процесса регулирования.

На фиг.1 приведена схема устройства; на фиг.2 и 3 — временные диаграммы напряжений.

Стабилизированный многофазный импульсный преобразователь постоянного напряжения содержит блок 1 управления, М силовых каналов 2, нагрузку 3. Блок управления содержит И формирователей 4 ширины импульсов и общие для всех фаз генератор 5 тактовых импульсов, формирователь 6 стробимпульсов синхронизации,, распредели< тель 7 импульсов с N выходами, логический элемент ИЛИ 8 с N входами, компаратор 9, интегратор 10 напряжения, источник 11 опорного и порогового напряжений, согласующий элемент 12, ключ 13 сброса, источник 14 вспомогательных напряжений, делитель

15 выходно< о напряжения. Каждый из входу <опия<.скоп< <..<ем< нт..l ЗИ-Н1, третий вход которого полк<в< ч< и к «1<ив мому выходу Р-триггера 21 готовности, подключенного входом синхронизации к инверсному выходу формирователя 22 импултсов сброса предыдущего формирователя ширины импульсов. При этом независимо от режима работы обеспечивается сброс интегратора 10 напряжения в исходное состояние в каждый период, что исключает накопление ошибки и увеличивает точность процесса регулирования в переходном и установившемся режимах. 3 ил.

N формирователей 4 ширины импульсов содержит логический элемент 2И-НЕ

16 на два входа, логический элемент

3И-НЕ 17 на три входа, два развязывающих диода 18 и 19, D-триггер 20 управления, D-триггер 21 готовности, формирователь 22 импульсов сброса, элемент 23 задержки, второй логический элемент 2И-HE 24. Многофазный импульсный преобразователь преобразует энергию первичного источника

25 питания. Источник вспомогательных напряжений содержит источник

Е,, питающий элементы цифровой техники, и источник Г, питающий элементы аналоговой техники. Интегратор напряжения содержит резисторы 26-28, операционный усилитель 29, конденсатор 30.

На временных диаграммах фиг.2 приведены следующие напряжения: 31 на выходе генератора 5 тактовых импульсов; 32 — на выходе формирователя 6 коротких импульсов синхронизации; 33 — на первом выходе распределителя 7 импульсов; 34 — на втором выходе распределителя 7 импуль- сов; 35 — на N-м выходе распределителя 7 импульсов; 36 — на выходе логического элемента 2И-HE 16 первого формирователя 4 ширины импульсов;

37 — на выходе логического элемента

2И-НЕ 16 второго формирователя 4 ширины импульсов; 38 — на выходе логического элемента 2И-HE 16 И-ro формирователя 4 шир<п<ь< импульсов; 39

Л ности второго формирователя 4 ширины импульсов; 61 — на выходе интегратора 10 напряжения.

Выходы первого, второго,...,N-ro формирователей 4 ширины импульсов прямые выходы триггеров 20 управления — подключены к управляющей цепи первого, второго,..., N-ro силовых каналов 2 соответственно. В зависимости от предъявляемых требований силовые каналы 2 могут быть выполнены по любой известной схеме импульсного преобразования и регулирования электрической энергии. При этом си.— ловые цепи каналов 2 могут быть подключены к первичному источнику 25 питания и нагрузке 3 как последовательно, так и параллельно. Каждый силовой канал 2 содержит силовые коммутирующие элементы: управляемый ключ, дроссель фильтра и обратный диод и управляющую цепь. Управляющая цепь силового канала обеспечивает сопряжение выходных цепей формирователей

4 ширины импульсов с управляемыми си. ловыми ключами каналов 2. Выход генератора 5 тактовых импульсов подключен к входной цепи формирователя

6 строб-импульсов синхронизации и входу синхронизации распределителя

7 импульсов. Выход формирователя 6 подключен к одному из входов логического элемента 2И-НЕ 16 каждого из N формирователей 4 ширины импульсов. Другой вход каждого логического элемента первого, второго,..., N-ro формирователя 4 ширины импульсов подключен к первому, второму,..., N-му выходу распределителя 7 импульсов соответственно.

В каждом из N формирователей 4 ширины импульсов имеются следующие взаимосвязи. Выход логического элемента 2И-НЕ 16 соединен непосредственно с входом С синхронизации и через развязывающий диод 18 — с R-входом триггера 20 управления. Выход логического элемента ЗИ-НЕ 17 подключен через развязывающий диод

19 к R-входу D-триггера 20 управления, прямой выход которого подключен через элемент 23 задержки к первым входам логических элементов

ЗИ-НЕ 17, своего же формирователя

4 и элемента 2И-НЕ 24 предыдущего формирователя 4 ширины импульсов.

Второй вход логического элемента

ЗИ-НЕ 17 подключен к выходу компараЮ

55

3 135596 на прямом выходе D-триггера 20 управления первого формирователя 4 ширины импульсов; 40 — на прямом выходе D-триггера 20 управления второго формирователя 4 ширины импульсов;

41 — на прямом выходе D-триггера 20 управления N-го формирователя 4 ширины импульсов; 42 — на прямом выходе D-триггера 21 готовности первого формирователя 4 ширины импульсов; 43 — на прямом выходе D-триггера 21 готовности второго формирователя 4 ширины импульсов; 44 — на прямом выходе D-триггера 21 готовности N-ro формирователя 4 ширины импульсов;

45 — на прямом выходе формирователя

22 импульсов сброса первого формирователя 4 ширины импульсов; 46 — на прямом выходе формирователя 22 импульсов сброса второго формирователя 4 ширины импульсов; 47 — на прямом выходе формирователя 22 импульсов сброса N-го формирователя 4 ширины импульсов; 48 — на выходе логического элемента N ИЛИ 8; 49 — на выходе интегратора 10 напряжения в переходном режиме; 50 — на выходе интегратора 10 напряжения в установившемся режиме.

На временных диаграммах напряжений фиг.3 показаны для случая управления двумя фазами (N = 2) следующие напряжения: 5 1 — на выходе логического элемента 2И-НЕ 16 первого формирователя 4 ширины импульсов; 52 на выходе логического элемента 2И-НЕ

16 второго формирователя 4 ширины импульсов; 53 — на прямом выходе

D-триггера 20 управления первого формирователя 4 ширины импульсов;

54 — на прямом выходе D-триггера 20 управления второго формирователя 4 ширины импульсов; 55 — на инверсном выходе формирователя 22 импульсов сброса первого формирователя 4 шири45 ны импульсов; 56 — на прямом выходе формирователя 22 импульсов сброса . первого формирователя 4 ширины импульсов; 57 — на инверсном выходе формирователя 22 импульсов сброса второго формирователя 4 ширины импульсов; 58 — на прямом выходе формирователя 22 импульсов сброса второго формирователя 4 ширины импульсов> 59 — Hà IIpHMQM выходе D òðèãгера 21 готовности первого формирователя 4 ширины импульсов; 60— на прямом выходе D-триггера 21 готов5 13 тора 9 и входам элементов ЗИ"ВЕ 17 других (N — 1) формирователей 4 ширины импульсов. Третий вход элемента

ЗИ-НЕ 17 подключен к прямому входу

D-триггера 21 готовности. Второй вход элемента 2И-НЕ 24 подключен к прямому выходу формирователя 22 импульсов сброса, а выход — к R-входу

D-триггера 21 готовности. Прямой выход формирователя 22 импульсов сброса первого, второго,..., N-ro формирователя 4 ширины импульсов подключен к первому, второму,..., N-му входу логического элемента ИЛИ 8 соответственно. Вход С синхронизации

D-триггера 21 готовности каждого следующего формирователя 4 подключен к инверсному выходу формирователя 22 импульсов сброса предыдущего формирователя 4, т.е. второй — к первому, третий — к второму,..., N-й к первому соответственно. Плюсовая клемма источника Е,, вспомогательных напряжений подключена к D-входам

D-триггеров 20 управления и 21 готовности всех N формирователей 4 ширины импульсов. Указанный источник

Е обеспечивает питание функциональных узлов всех N формирователей 4, а также общих для всех фаз узлов 5, 6, 7 и 8. Источник питания E обеспечивает электропитанием кампаратар

9, интегратор 10 напряжения, источник 11 опорного и порогового .напряжений, согласующий элемент 12, ключ

13 сброса. Выход элемента N ИЛИ подключен к входу согласующего элемента 12, выход которого подключен к входу ключа 13 сброса. Выходные цепи ключа 13 сброса подключены параллельно времязадающему элементу (конденсатору 30) интегратора .10 напряжения, один вход которого подключен к делителю 15 выходного напряжения, а другой — к первому выходу источника 11 опорного и порогового напряжений. Выход интегратора 10 напряжения подключен к одному из входов компаратора 9, другой вход которого подключен к второму выходу источника 11 опорного и порогового напряжений.

Подключение выхода операционного усилителя 29 через конденсатор 30 к

его инвертирующему входу, который подключен чере резистор 27 к второму входу (плюсовой клемме) источника 11 опорного и порогового напряже55965

55 ний и через резистор 26 — к минусовой клемме источника 11, обеспечивает напряжение постоянного смещения U,,равное напряжению U „ опорсм ного источника 11 ° В общем случае работа интегратора .10 не меняется, если резистор 26 подключить одним выводом к неинвертирующему входу операционного усилителя 29, з другим выводам — к источнику 11 порогового напряжения с выходным напряжением

U„ р . При этом напряжение постоянного смещения определяется как Б,„

Unot Uon y а при U ро »

Псм Пог °

Устройство работает следующим образом.

С выхода генератора 5 тактовых импульсов напряжение 31 прямоугольной формы поступает на вход формирователя 6 строб-импульсов синхронизации и вход распределителя 7 импульсов. Формирователь 6 обеспечивает на одном из входов логических элементов 2И-HE 16 всех N формирователей 4 импульсы 32 большой скважности, совпадающие с фронтом (перепадам О/1) выходного напряжения 31 генератора 5.

При поступлении с выхода генератора

5 на вход распределителя 7 каждого очередного импульса распределитель формирует последовательно на каждом из своих выходов импульс (33-35), период Т следования которого в М раз больше периода Т„ = Т/N следования тактовых импульсов. Одновременное присутствие высоких уровней напряжения на входах логических элементов

2И-НЕ 16 в каждом иэ формирователей

4 обеспечивает последовательно на их выходах импульсы с низким уровнем напряжения (36-38) с периодом следования Т и длительностью, равной длительности n t положительных им6 пульсов выходного напряжения формирователя 6. Воздействие данных импульсов по входу С синхронизации триггеров 20 управления в моменты времени t„,,...,tN совпадающие со срезом (перепадам О/1) выходных сигналов элементов ?H-HE 16, переключает также последовательно во времени триггеры 20 управления (эпюры 39-41, фиг.2). При этом на их прямых выходах появлян>тся высокие уровни напряжения, так как на входах

D-триггеров 20 управления присутствуют (ат источника E1) высокие. уровни

7 1 напряжения. Поскольку прямые выходы

D-триггеров 20 управления непосредственно подключены к входам управляемых ключей силовых каналов 2, обеспечивается независимо от режима работы включение силовых каналов, например, первого в момент времени t второго — в момент времени t,...,Nго — в момент времени и д. Отключение силовых каналов 2 обеспечивается низкими уровнями напряжения на прямых выходах триггеров 20 управления.

Появление последних зависит от режима работы и определяется моментами появления низких уровней напряжения на входах R триггеров 20 управления, поступающих через диоды 18, 19 соответственно или с выхода логического элемента 2И-НЕ 16, или с выхода элемента ЗИ-НЕ 17.

Рассмотрим случай, когда управляющий сигнал на выходе компаратора

9 отсутствует (это происходит или при включении преобразователя, или при возмущающих воздействиях, отклоняющих напряжение на нагрузке значительно ниже требуемого). Например, при подключении источника 25 питания к силовым каналам 2 напряжение на нагрузке 3 равно нулю. Считаем, что источники Е <, Е (фиг. 1) источника 14 вспомогательных напряжений включаются или раньше, или одновременно с источником 25. Напряжение, подаваемое на инвертирующий вход операционного усилителя 29, определяется соотношением резисторов 26 и 27.

Для данного режима они образуют делитель напряжения .опорного источника 11. Напряжение, подаваемое на неинвертирующий вход операционного усилителя 29 с выхода. делителя 15, равно нулю, поэтому напряжение 49 (U,) на выходе интегратора 10 практически совпадают с осью времени. На неинвертирующем входе компаратора 9 напряжение, поступающее с выхода интегратора 10, меньше по уровню напряжения П„ инвертирующего входа, поступающего с выхода источника 11 порогового напряжения, поэтому на его выходе управляющий сигнал отсутствует (выходное напряжение практически равно нулю). При этом наличие низкого уровня напряжения на вторых входах логических элементов ЗИ-НЕ 17 всех N формирователей 4 обеспечива355965

8 ет неизменность состояния (высокого уровня напряжения) на их выходах.

Однако в каждом из N формирователей 4 ширины импульсов формируются равномерно сдвинутые на время Т/N сигналы управления силовыми каналаMH 2 с длительностями импульсов

Г.;, = Т вЂ” dt с коэффициентом заполнения, близким к единице. Обеспечивается это в каждом из N фор мирователей 4 низким уровнем напряжения, поступающим с выхода логического элемента 2И-НЕ 16 через раз15 вяэывающий диод 18 Hà R-вход триггера 20 управления, например, в моменты времени. t,„„,, „= t,„+ Т, ° .. (на выходе первого), t«, t, = t + Т,... (на выходе второго),...

t,„„,,t,„= t,„+ T;... (на выходе

N-го) — эпюры 39-41, фиг.2, пунктирные линии. На инверсных выходах Q триггеров 20 в указанные моменты времени появляются высокие уровни

26 напряжения. На каждый срез (перепад 0/1) напряжения íà q выходах триггеров 20 формирователи 22 последовательно во времени с интервалом

Т/N формируют сигналы сброса — поло30 жительные импульсы 45-47 (пунктирные линии) длительностью a t (длительность выбирается из условия обеспечения сброса интегратора 10).

Сформированные, например, в моменты времени С,, С,...,й„„, положительные импульсы 45-47 (пунктирные линии) поступают с прямых выходов формирователей 22 через

I, элемент ИЛИ 8 (эпюры 48,фиг.2,пунктирная линия) и согласующий элемент 12 на вход ключа 13 сброса, открывая его. Длительность импульса сброса

dt >< формирователей 22 обеспечивает установку интегратора 10 в исходное состояние (эпюра 49). Сброс интегратора 10 производится ключом 13, открываемым на интервале времени

dt - сигналом, поступающим через согласующий элемент 12 с элемента

ИЛИ 8 с,периодом Т/N. Здесь и далее будем полагать, что характер изменения напряжения на выходе первого, второго,..., N-го силового ключа соответствующего силового канала совпадает с характером изменения напряжения на выходе соответственно первого, второго,..., N-го формирователя 4 (прямом выходе соответствующего триггера 30). В результаT/N

,. +Т„

В ЛС

Uqpp UoA °

Тп Uc

С

R 7 пор (2) 45

55

9. 13559 те ключи преобразователей 2 практически открыты весь период Т коммутации и напряжение на нагрузке 3 увеличивается. По мере приближения напряжения на нагрузке 3 к установившемуся значению напряжение на выходе интегратора 10 последовательно занимает положение, совпадающее с U U U (эпюра 40) и в уста.новившемся режиме имеет вид, представленный эпюрой 50.

Установившийся режим работы характеризуется равенством опорного напряжения U,„ и напряжения делителя U (U« U ), подаваемых на вход схемы сравнения, совмещенной в операционном усилителей 29, работающем в режиме интегрирования благодаря емкостной обратной связи через конденсатор 30 (С). Для данного схемотехнического решения (фиг.1) параметры элементов выбираются из условия обеспечения интервала между моментами выключения силовых ключей силовых каналов 2, равного периоду

Соотношение (1) позволяет определить входное сопротивление R „ интегратора 10 при заданном С илй конденсатора емкостной обратной связи при заданном R 7. . ННа ппр иНмМеерр, для С . 40 имеем

Выбор параметров устройства согласно соотношению (2),обеспечивает достижение вольт-секундного напряжения 50 на выходе интегратора

10, порогового значения Uooð за время, равное Т = Т/N. При этом и напряжение U на выходе делителя

15 равно напряжению U „ . В момент времени t„ = t + t„ t = Й +

+ tus, ;., tN = tN +, на выходе компаратора 9 появляется управляющий сигнал — высокий уровень напряжения, поступающий на вторые входы логических лементов ЗИ-НЕ 17 всех

65 1О

N формирователей 4 ширины импульсов. Полагаем, что к моменту вре-! I м ени с = t + t« — Т = t, — Т„ высокие уровни напряжения на первом и третьем входах элемента ЗИ-НЕ

17 присутствуют лишь в N-м формирователе 4. Поэтому на выходе ЗИ-НЕ 17 ! в момент времени t Ä появляется низкий уровень напряжения, который чере развязывающий диод 19 воздействует на R-вход триггера 20 и переводит его прямой выход в низкий уровень напряжения 41. Так как низкому уровню выходного сигнала прямого выхода триггера 20 соответствует выключенное состояние силового ключа каналов 2, моменту появления на прямом выходе D-триггера 20 управления

N-го формирователя 4 низкого уровня соответствует выключение управляемого ключа N-го силового канала 2. В ! моменты времени t ö на инверсном выходе D-триггера 20 N-ro формирователя 4 появляется высокий уровень напряжения, на фронт (перепад О/1) которого формирователь 22 формирует на прямом выходе положительный (эпюры 47, 58), а на инверсном выходе отрицательный (эпюра 57) импульсы, длительностью a t . Через интервал времени h,t>р после переключения

D-триггера 20 управления выходное напряжение инверсногс выхода формирователя 22 N-ro формирователя 4 фронтом (перепадом О/1) переводит в состояние " l" (высокий уровень напряжения) по входу С синхронизации прямой выход триггера 21 готовности первого формирователя 4 (эпюра 42). В результате высокий уровень напряжения прямого выхода D-триггера 21, разрешающий переключение D-триггера 20 первого формирователя 4, поступает на третий вход элемента ЗИ-НЕ 17 с задержкой на BpeM$I Atra относительно

I — момента времени переключения

D-триггера 20 N-го формирователя.

Этим исключается возможность одновременного переключения D-триггеров.

Переключение в первом формирователе

4 D-триггера 20 управления (появление на его прямом выходе низкого уровня напряжения) происходит при одновременном присутствии высоких уровней напряжения на всех трех входах элемента ЗИ-НЕ 17. В рассматриваемый

I момент времени t„ + ht>> высокие уровни напряжений присутствуют на

1355965 первом и третьем входах элемента

ЗИ-HE 17. На втором входе элемента

ЗИ-НЕ 17 высокий уровень напряжения появляется через интервал времени

Т/N относительно момента времени (!

t, т.е. в момент времени t . Указанное напряжение поступает с выхода компаратора 9 и обусловлено тем, что за интервал времени Т/N (с мо( мента t ) напряжение на выходе инк тегратора 10, подаваемое на инвертирующий вход компаратора 9, дости! гает в момент времени t напряжения

U, подаваемого на инвертирующий вход компаратора 9 от источника 11 порогового напряжения (эпюра 50).

Одновременное присутствие высоких уровней напряжения на трех входах элемента ЗИ-НЕ 17 первого формирова( теля 4 в момент времени t приводит к появлению на его выходе низкого уровня напряжения. Указанный низкий уровень напряжения поступает через развязывающий диод 19 на вход R-триг гера 20 управления и устанавливает его по прямому выходу в состояние

"0" (низкий уровень напряжения) и по инверсному выходу — в "1" (высокий уровень напряжения). На фронт (положительный перепад напряжения

О/1) инверсного выхода П-триггера

20 управления формирователь 22 формирует импульсы сброса. Сформирован-! ный с момента t< положительный импульс 45 сброса поступает с прямого выхода формирователя 22 через элемент ИЛИ 8 (эпюра 48) и согласующий элемент 12 на вход ключа 13 сброса и открывает его. Длительность импульса сброса h,t формирователей

22 выбирается из условия установки интегратора 10 в исходное состояние (эпюра 50). Кроме того, в мо( мент времени t сигнал (положительный импульс) с прямого выхода формирователя 22 поступает на один иэ входов элемента 2И-НЕ 24. Если на втором входе элемента 2И-НЕ 24 присутствует также положительный уровень напряжения, подаваемый через элемента 23 задержки с прямого выхода

D-триггера 20 управления второго формирователя 4, то на выходе элемента

2И-НЕ 24 появляется низкий уровень напряжения. Для рассматриваемого ! режима работы в момент времени t на прямом выходе D òðèããåðà 20 управления второго формирователя 4 присут5

55 ствует высокий уровень напряжения

40. Поэтому появившийся на выходе элемента 2И-EiE 24 низкий уровень напряжения переводит по прямому выходу D-триггер 21 готовности первого формирователя 4 в низкий уровень напряжения (состояние (О ). Низкий уровень напряжения, поступая с Dтриггера 21 готовности на третий вход элемента ЗИ-HE 17, исключает с ! момента времени t прохождение сиг1 нала управления через элемент ЗИ-НЕ

17 на вход R D-триггера 20 управления первого формирователя 4.

Таким образом, в момент времени в первом формирователе 4 появляется низкий уровень напряжения на прямом выходе D-триггера 20 управления (и выключается управляемый силовой ключ первого силового канала 2), происходит сброс интегратора 10 напряжения в исходное состояние, формирование D-триггером 21 готовности сигнала, запрещающего прохождение сигнала управления с компаратора 9 на D-триггер 20 управления. С момен( та времени t до момента времени

+ t >> на прямых выходах всех N

D — триггеров 21 готовности присутствуют сигналы 4?-44 (низкие уровни напряжений), запрещающие прохождение сигнала управления на входы R D-триггеров 20 управления. В момент време1 + с фронтом (перепадом О/1) заднего фронта отрицательного импульса, поступающего с инверсного выхода формирователя 22 первого формирователя 4 на вход С синхронизации

D-триггера 21 второго формирователя

4, производится перевод прямого выхода D-триггера 21 готовности из низкого уровня напряжения (состояние

"0") в высокий (состояние "1"). Появление высокого уровня напряжения на прямом выходе 0-триггера 21 управления (и на третьем входе элемента

ЗИ-НЕ 17) второго формирователя 4 подготавливает формирователь 4 к формированию сигнала выключения управляемого силового ключа второго силового канала 2. Появление высоких уровней напряжения на прямых выходах

D-триггеров 21 готовности в каждом следующем формирователе 4 относительно предыдущего обеспечивается с задержкой на время ь t a (эпюры 42-44) .

Этим исключается одновременное переключение D-триггеров 20 управления происходят аналогичные процессы во втором, третьем, ° .., N ì формирователях 4 ширины импульсов. При этом

5 обеспечивается последовательно через интервал времени Т/N выключение управляемых силовых ключей второго, третьего,..., (N-1)-ro, N-го силового каналов 2 в моменты времени

1 (1 соответственно (эпюра 50). Таким образом обеспечиваются в установившемся режиме равномерно сдвинутые электрические процессы в силовых каналах 2 с длительностью

Увеличение (уменьшение) напряжения на нагрузке 3 приводит к увеличению (уменьшению) скорости изменения выходного напряжения интегратора 10, которое достигает порогового уровня в рассматриваемом (i+1)-м периоде за время л t;., = t... меньшее (большее) периода Т (где tt. ), С; — моменты времени, сО 25 ответствующие выключению силового ключа соответствующего силового канала 2 в (i+1)-м и i-м периодах ком— мутации соответственно). Обусловлено это тем, что U „ — Н 4 0 при достижении выходным напряжением интегратора 10 порогового уровня, задаваемого источником 11, следователь но

35 во СМ) (3) 40

Ungp ПопВ результате длительность открытого состояния силового ключа преобразователя 2 в рассматриваемом интервале времени уменьшается (увеличивается), уменьшая (увеличивая) напряжение на нагрузке 3. Установившийся процесс возможен лишь при U „ = U, когда

50

При сигналах управления, соответствующих на выходах формирователей 4 длительностям импульсов, меньшим длительности интервала временного сдвига T„, функционирование в известном устройстве нарушается.

Для указанного случая на фиг.3 при55

13. 13559 в нескольких формирователях 4. Далее

14 ведены временные диаграммы, иллюстрирующие принцип работы известного устройства в интервале времени о и предлагаемого устройства в интервале времени tz — t, для N=2.

В момент времени t = С положительный фронт выходного сигнала логического элемента 2И-НЕ 16 (эпюра

51, фиг.3) первого формирователя 4 переводит прямой выход D-триггера 20 управления в высокий уровень напряжения (эпюра 53). В указанный момент времени присутствует .высокий уровень напряжения на выходе компаратора 9 (следовательно, и на вторых входах логических элементов

ЗИ-НЕ 17 формирователей 4), так как напряжение Б„ его неинвертирующего входа выше напряжения U „ инвертирующего входа (эпюра 61). Кроме того, на третьем входе элемента ЗИ-НЕ

17 первого формирователя 4 присутствует высокий уровень напряжения

59, и он подготовлен к формированию сигнала выключения, а на третьем входе элемента ЗИ-НЕ 17 второго формирователя 4 — низкий уровень напряжения 60, и он не подготовлен к формированию сигнала выключения. Одновременное присутствие вь.соких уровней напряжения на всех трех входах элемента ЗИ-НЕ 17 первого формирователя наступает в момент псявления высокого уровня напряжения на прямом выходе D-триггера 20 управления (следовательно, и на первом входе элемента ЗИ вЂ” НЕ 17). Это приводит к появлению низкого уровня напряжения на выходе указанного элемента ЗИ-НЕ

17, воздействие которого через развязывающий диод 19 íà R-вход D-триггера 20 переводит его. прямой выход в низкий уровень напряжения. В .результате длительностью st > положительного импульса 53 на прямом выходе D-триггера 20 управления определяется скорость прохождения сигнала через элемент. ЗИ-НЕ 17, диод

19 и непосредственно D-триггер 20.

Причем, в зависимости от используемой элементной базы может оказаться, что элемент ЗИ-НЕ 17 переключается на высоком уровне напряжения, существенно меньшем,чем напряжение источника питания. При этом амплитуда положительного импульса на прямом выходе (следовательно, и амплитуда отрицательного импульса на инверсном

13 выходе) D-триггера 20 управления может оказаться существенно меньшей, чем при больших длительностях импульсов. Формирователь 22 формирует импульсы на фронт (перепад напряжения О/1) сигнала инверсного выхода

D-триггера 20 управления. Однако ,из-за указанных причин данный сигнал

I может оказаться недостаточен по величине, и устойчивость работы наруШается. Для устранения указанного недостатка сигнал с прямых выходов

D-триггеров 20 управления в каждом формирователе 4 подается на первый вход элементов ЗИ-НЕ 17 через элементы 23 задержки.

Однако полагаем, что используемая элементная база такова, что указанного нарушения в работе не происходит и формирователь 22 формирует импульсы длительностью h t г на инверсном выходе низкого уровня (эпюра

55) и на прямом выходе высокого уровня (эпюра 56) напряжения. Сигнал инверсного выхода формирователя 22, воздействуя на R-вход D-триггера готовности, переводит его прямой вы- ход в низкий уровень напряжения 59.

Указанный сигнал поступает на третий вход элемента ЗИ-НЕ 17 и запрещает формирование сигнала выключения первому формирователю 4. Но сигнал инверсного выхода D-триггера 20 фронтом (перепадом О/1) переключает по входу С синхронизации D-триггер

21 готовности второго формирователя

4. В указанный момент времени на входы элемента ЗИ-НЕ 17 второго формирователя подаются высокие уровни напряжений: на первый вход — с прямого выхода D-триггера 20 управления (эпюра 54); на второй вход — с выхода компаратора 9. Поэтому появившийся на прямом выходе D-триггера 21 готовности высокий уровень напряжения 60 через время at (определяемое элементом задержки) поступает на третий вход элемента ЗИ-НЕ 17 и переводит его выхода в низкий уровень йапряжения. Низкий уровень напряжения в указанный момент времени с выхода элемента ЗИ-НЕ 17 поступает через раэвязывающий диод 19 íà R-вход

D-триггера 20 управления второго формирователя и переключает его прямой выход в низкий уровень напряжения 54. На его инверсном выходе появляется высокий уровень напряжения, 55965

16 на фронт (перепад О/1) которого переключается D-триггер 21 готовности первого формирователя 4 (на выходе

5 появляется высокий уровень напряжения 59), и формируются импульсы 57 и 58 формирователем 22. В первом формирователе 4 положительный уровень напряжения с выхода D òðèããåðà

21 готовности (эпюра 59) поступает на третий вход элемента ЗИ-НЕ 17.

Сформированный во втором формировате. ле 4 формирователем 22 положительный импульс обеспечивает сброс ин15 тегратора 10 напряжения в исходное состояние (при этом напряжение на неинвертирующем входе компаратора достигает величины Опор эпюра 61).

В момент времени t = t = 2at + гг

+ 26t„ + напряжение на неинвертирующем входе компаратора 9 достигает значения U, что обеспечивает появление на его выходе (и на вторых входах элементов ЗИ-НЕ 17 обоих

25 формирователей 4) высокого уровня напряжения. Однако это не приводит к появлению на выходах элементов ЗИ-НЕ

17 низких уровней напряжения, так как не на всех их входах присутству 0 ют высокие уровни напряжения. Низкие уровни напряжения присутствуют в первом формирователе 4 на первом вховходе элемента ЗИ-НЕ 17 (подается с прямого выхода D-триггера 20 управ35 ления эпюра 53) во втором формироУ t вателе 4 — на третьем входе элемента ЗИ-НЕ 17 (подается с выхода Dтриггера 21 готовности; эпюра 60) и на первом входе элемента ЗИ-НЕ 17

40 (подается с прямого выхода D-триггера 20 управления; эпюра 54).

В момент t = t + Т (Т„ Т/2) во втором формирователе 4 сигнал с выхода элемента 2И-НЕ 16 фронтом

45 (перепадом О/1) пеРеводит прямой выход D-триггера 20 управления в высокий уровень напряжения 54. Указанный уровень напряжения, поступая на первый вход элемента ЗИ-НЕ 17, не

50 изменяет состояния его выходног сигнала, так как на его третьем входе присутствует низкий уровень напряжения 60. В момент времени t — + T, t . = с + 2Т,... процессы

55 протекают аналогично моменту

Ю, (эпюры 51-61) . В течение последующих периодов работы процессы протекают аналогично описанному выше.

B результате в известном устройстве

17 135 первый формирователь 4 формирует сигнал (эпюра 53) согласно сигналу управления (рассогласования), а второй формирователь 4 формирует сигнал (эпюра 54) с ошибкой (вместо длительности ht получается t 2 ). Это

Э приводит, с одной стороны, к погрешности процесса регулирования, с другой стороны, к перегрузке по току в силовых каналах, если не принимаются меры по ограничению сигнала рассогласования на уровне, обеспечивающем регулирование с длительностями импульсов t Т„.

Указанные недостатки устранены в предлагаемом устройстве. Временные диаграммы, иллюстрирующие принцип работы предлагаемого устройства,приведены на фиг.3 с момента времени

В момент времени t =- t a uc6 ходное состояние элементов предлагаемого устройства аналогично состоянию известного в момент времени — а именно: на выходе койпаратора 9 (a следовательно, и на вторых входах логических элементов ЗИ-НЕ 17 обоих формирователей 4) присутствует высокий уровень напряжения в соответствии с наличием на его входах напряжений U и U„p (эпюра 61); на третьем входе элемента ЗИ-НЕ 17 первого формирователя 4.присутствует высокий уровень напряжения, поступающий с выхода D-триггера 21 готовности (эпюра 59); на третьем входе элемента. ЗИ-НЕ 17 второго формирователя 4 присутствует .низкий уровень напряжения, поступающий с выхода

D-триггера готовности (эпюра 60).

В момент времени t = t < + 4t 2g на всех трех входах элемента ЗИ-НЕ

17 первого формирователя 4 присутствуют высокие уровни напряжения, гак как в момент времени t = t6 сигнал с выхода элемента 2И-НЕ 16 фронтом (перепадом О/1, эпюра 51) переводит прямой выход D-триггера управления в высокий уровень напряжения (эпюра 53).

Наличие элемента 23 задержки приводит к тому, что высокий уровень напряжения с прямого выхода D-триггера 20 управления первого формирователя 4 проходит на первый вход эле. мента ЗИ-НЕ 17 с задержкой (относительно времени t = t„) на величину 4 и (время Гаука), которая on2Э ределяется постоянной времени зле5965 18 мента 23 задержки. Поэтому лишь в момент времени t = t + 4 t2> На ВсЕх трех входах элемента ЗИ-НЕ 17 присутствуют высокие уровни напряжения, приводящие к появлению на его выхода низкого уровня напряжения. Последний, воздействуя через развязывающий диод 19 íà R-вход D-тригге10 ра 20 управления, переводит его прямой выход в низкий уровень напряжения 53. В момент времени t и 6 +

+ 4 t2,> на инверсном выходе Р-триггера 20 управления первого формирова15 теля 4 появляется высокий уровень напряжения, на фронт (перепад О/1) которого формирователь 22 формирует импульсы длительностью 4С 2 низкого уровня (эпюра 55) на инверсном

20 выходе и высокого уровня напряжения (эпюра 56) на прямом выходе. В интервале времени Сб + М 25 с ta +

+ 4t 2 + 4t,2 на обоих входах элемента 2И-НЕ 24 присутствуют высокие уровни напряжения, поступающие с прямого выхода формирователя 22 и прямого выхода D-триггера 20 управления второго формирователя 4 (эпюра 54). Поэтому в первом формирова30 теле 4 появившийся на выходе элемента 2И-НЕ 24, низкий уровень напряжения В МоМРНТ Времени t = t 6 + 4 23 перводит выход D-триггера 21 готовности в низкий уровень напряжения.

Сигнал с прямого выхода формирователя 22 обеспечивает установку интегратора. напряжения в исходное состояние, начиная с момента времени

+ 4t 2> И КОНЧая МОМЕНТОМ ВРе6 мени = с + 4t + 4t22. С момен40 е6 23 времени t = t z + 4t23 + напряжение на выходе интегратора

10 напряжения (и на неинвертирующем входе компаратора 9) изменяется по линейному закону. В момент времени

t = t6+ 4с + 4t22 . 4t4 на+

25 пряжение На неинвертирующем входе компаратора 9 достигает величины

Uppp (эпюра 61) и на его выходе (следовательно„ на вторых входах обоих

50 элементов ЗИ-НЕ 17) появляется высокий уровень напряжения ° Так как в момент времени t = t6 + 4 25 +

+ Лс обеспечивается высокий уро22. вень напряжения на выходе D-триггера 21 готовности за счет воздействия фронтом (перепадом О/1) поступающего с первого, формирователя 4 выходного сигнала формирователя 22, 15 т.д.

При длительностях импульсов на вывыходах D-триггеров 20 управления

t„ > T„ (N = 2) процессы в предлагаемом устройстве протекают аналогично описанному выше общему случаю управления фазами (N ) 2). Это иллюстрируют приведенные на фиг.З,временные диаграммы (для наглядности изображены с большей амплитудой, чем в случае tn (T ).

Таким образом, в предлагаемом устройстве обеспечивается функционирование стабилизированного многофазного импульсного преобразователя как с t„ Т„, так и с t < T„. Это позволяет улучшить качество процесса регулирования.. При этом улучшается как скорость обработки возмущающего воздействия, так и устойчивость электрических процессов многофазного преобразователя как системы автоматического регулирования. Этому спо19 13559 то в момент времени t = t + at +

+ at + at, на всех трех входах элемента ЗИ-НЕ 17 присутствуют высокие уровни напряжения. Поэтому появившийся на его выходе низкий уровень напряжения в укаэанный момент времени воздействием через развязывающий диод .19 переключает прямой выход D-триггера управления второго формирователя 4 в низкий уровень напряжения. На инверсном выходе указанного D-триггера появляется высокий уровень напряжения, на фронт (перепад напряжения О/1) которого формируются импульсы 57 и 58 на выходе формирователя 22.. При этом обеспечивается сброс интегратора напряжения сигналом прямого выхода формирователя и установка высокого уровня напряжения на выходе D-триггера

21 готовности первого формирователя

4 фронтом (перепадом О/1) сигнала с инверсного выхода формирователя 22.

В момент вРемени и = t 6 + л +

2at < + 2at напряжение на неин4 вертирующем входе компаратора 9 достигает величины U„ ð, и на его выходе (а также на вторых входах обоих элементов ЗИ-HE 17) появляется высокий уровень напряжения. Однако это не изменяет высокие уровни напряжения на выходах обоих элементов

ЗИ-НЕ 17, так как в это время на их первых входах присутствуют низкие

35 уровни напряжения, подаваемые с прямых выходов D-триггеров 20 управле— ния (эпюры 53 и 54). Высокий уровень напряжения появляется на первом входе элемента ЗИ-НЕ 17 второго фор40 мирователя 4 в момент времени t

Г. + Т„ + Схз, так как на пРямом выходе D-триггера 20 управления вто= рого формирователя появляется высокий уровень напряжения за счет воз45 действия в момент времени t = 6 +

+ Т выходного сигнала элемента 2И-НЕ и

16 (эпюра 52) . Это приводит во втором формирователе 4 к появлению низ.кого уровня на выходе элемента ЗИ-НЕ

17, который, воздействуя через диод 19 на R-вход D-триггера 20 управ1 ления, переводит его прямои выход в низкий уровень напряжения. На его инверсном выходе появляется высокий

55 уровень напряжения, на фронт (перепад напряжения О/1) которого формирователь 22 формирует положительный импульс 58, используемый для ус65 20 тановки интегратора 10 в исходное состояние (эпюра 61), и отрицатель- ный импульс (эпюра 57), задний фронт которого (перепад О/I) используется при длительностях импульсов t T„ для установки высокого уровня на выходе D-триггера 21 готовности следующего (в данном случае первого) формирователя 4. В рассматриваемом случае t„ < Т„, и на выходе D-триггера 21 готовности первого формирователя 4 присутствует высокий уровень напряжения, поэтому воздействие указанного импульса не изменяет состояния D-триггера 21 готовности.

Кроме того, положительный импульс формирователя 22 воздействует на один из входов элемента 2И-НЕ 24.

Однако при длительностях импульсов

t „ < T„ D-триггеров 20 управления воздействие импульса формирователя 22 на элемент 2И-НЕ 24 не изменяет состояние его выходного сигнала (высокого уровня напряжения, эпюра 60), так как на втором его выходе присутствует низкий уровень напряжения, поступающий с прямого выхода D-триггера 20 управления предыдущего (в данном случае первого) формирователя 4.

С момента времени t = t 8 аналогичные процессы происходят в первом формирователе 4 (фиг.З), далее с момента и = с +Т„,, — во втором, с момента = tso) — в первом и

21 собствует и более широкий диапазон регулировочной характеристики устройства. При этом независимо от режима работы обеспечивается сброс интегратора в исходное состояние в каждый период. Это исключает накопление ошибки, а наличие интегратора обеспечивает астатическое регулирование. При этом увеличивается точ- ность процесса регулирования в переходном и установившемся режимах.

Формул а и з о б р е т е н и я

Стабилизированный многофазный импульсный преобразователь постоянного H eHH, c e ll1HH N силовых каналов с управляемыми силовыми ключами, входы и выходы указанных силовых каналов соединены соответственно с входными и выходными выводами параллельно или последовательно, и блок управления, включающий генератор тактовых импульсов, формирователь строб-импульсов синхронизации, интегратор напряжения, ключ сброса, согласующий элемент, компаратор, логический элемент ИЛИ с N входами, распределитель импульсов, N формирователей ширины импульсов, источник опорного и порогового напряжений, источник вспомогательных напряжений, делитель выходного напряжения, каждый формирователь ширины импульсов содержит D-триггер управления, формирователь импульсов сброса, логические элементы 2И-НЕ и ЗИ-НЕ, два развязывающих диода, D-триггер готовности и элемент задержки, при этом один из входов элемента 2И-НЕ каждого из N формирователей ширины импульсов подключен к одному из N выходов распределителя импульсов, другой вход указанного элемента подключен к выходу общего для всех N формирователей ширины импульсов формирователя строб-импульсов синхронизации, а выход непосредственно подключен к входу С синхронизации Dтриггера управления и через развязывающий диод — к К-,входу D-триггера управления, который укаэанным входом через другой развязывающий диод подключен к выходу элемента ЗИ-НЕ, второй вход которого подключен к выходу общего для всех N формирователей ширины импульсов компаратора, инверсный выход D-триггера управления подключен к входу формирователя импульсов сброса D-входы D-триггеров

559б5 22

55 управления и готовности всех N формирователей ширины импульсов подключен к первому выходу источника вспомогательных напряжений, прямой выход формирователя импульсов сброса каждого из N формирователей ширины импульсов подключен к соответствующему входу элемента ИЛИ, выход которого через согласующий элемент подключен к входу ключа сброса, первый вход . компаратора соединен с выходом интегратора напряжения, а второй — с первым выходом источника опорного и порогового напряжений, второй выход которого соединен с первым входом интегратора напряжения, соединенного вторым входом с выходом делителя выходного напряжения, ключ сброса подключен параллельно выходу интегратора напряжения, выход генератора тактовых импульсов подключен к входам формирователя строб-импульсов синхронизации и распределителя импульсов, выходы D-триггеров управления первого, второго,..., N-го формирователей ширины импульсов подключены к входам первого, второго,..., И-го силовых каналов, входы делителя выходного напряжения подключены к выходным выводам, цепи питания интегратора напряжения, компаратора и согласующего элемента подключены к второму выходу источника вспомогательных напряжений, отличающийся тем, что, с целью улучшения качества процесса регулирования, в каждый из N формирователей ширины импульсов введен второй логический элемент 2И-НЕ, при этом один из входов указанного логического элемента подключен к прямому выходу формирователя импульсов сброса, другой вход через элемент задержки — к прямому выходу D-триггера управления следующего формирователя ширины импульсов, а выход — к R-входу 1)-триггера готовности, в каждом из N формирователей ширины импульсов прямой выход Dтриггера управления подключен через элемент задержки к первому входу логического элемента ЗИ-НЕ, третий вход которого подключен к прямому выходу D òðêããåðà готовности, под- ключенного входом С синхронизации к инверсному выходу формирователя . импульсов сброса предыдущего формирователя ширины импульсов.

1уд

l 1 ) .1 (i

Фае, Г

I l й-! 4

1355965

4 4

Составитель А.Колоколкин

Редактор И.Рыбченко ТехредА.Кравчук

Корректор М.Максимишинец

Заказ 5793/42 Тираж 863

БНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д.4/5

Подписное

Производственно-полиграфическое предприятие, г.ужгород, л .Проектная,4