Устройство для определения производной структурной функции

 

Изобретение относится к вычислительной технике и предназначено для исследования стационарных случайных процессов, представленных неравноотстоящими отсчетами. Целью изобретения является увеличение быстро .действия. Устройство содержит блоки 1, 2 записи, блоки 3, 4 памяти, блоки 5-8 регистров, регистры 9, 10, вычитатели 11-13, квадраторы 14, 15 и блок 16 управления. Повышение быстродействия достигается тем, что квадратор содержит регистр, блок перемножителей, первый блок одноразрядных сумматоров, соединенных по древовидной схеме для суммирования промежуточных произведений разрядов результата, второй блок одноразрядных сумматоров, соединенных по древовидной схеме для суммирования поразрядных переносов, многоразрядный сумматор со сквозным переносом для формирования результата, образующие блок сумматоров. Оценка производной структурной функции основана на аппроксимации исследуемого процесса полиномами нулевого порядка. 1- з.п. ф-лы. 3 ил. ш ел 00 ел ел QD 00

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (дд 4 G 06 F 15/36

KK0f03KA3

Ц "" " „",,";,ц

ВМВРИ 1! ТЯКШЕ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

По ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4007833/24-24 (22) 15.01.86 (46) 30.11.8?. Бюл. М - 44 (71) Куйбышевский политехнический институт им. В.В.Куйбышева (72) С,А.Прохоров, В.Н.Белолипецкий и С,Г.Иванов (53) 681.3 (088.8) (56) Авторское свидетельство СССР

N - 1072057, кл, G 06 F 15/336, 1984. (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИН ПРОИЗВОДНОЙ СТРУКТУРНОЙ ФУНКЦИИ (57) Изобретение относится к вычислительной технике и предназначено для исследования стационарных случайных процессов, представленных неравноотстоящими отсчетами. Целью изобретения является увеличение быстро.действия. Устройство содержит блоки

1, 2 записи, блоки 3, 4 памяти, блоÄÄSUÄÄ 1355978 А 1 ки 5-8 регистров, регистры 9, 10 вычитатели 11-13, квадраторы 14, 15 и блок 16 управления. Повышение быстродействия достигается тем, что квадратор содержит регистр, блок перемножителей, первый блок одноразрядных сумматоров, соединенных по древовидной схеме для суммирования промежуточных произведений разрядов результата, второй блок одноразрядных сумматоров, соединенных по древовидной схеме для суммирования поразрядных переносов, многоразрядный сумматор со сквозным переносом для формирования результата, образующие блок сумматоров. Оценка производной структурной функции основана на аппроксимации исследуемого процесса полиномами нулевого порядка. 1- э.п. ф-лы. 3 ил.

1355978 с t,+ ;с t

1"

С„(С+ 7)-С„() С (Г)=)im

d .+ co (2) 45

50 (3) Изобретение относится к вычислительной технике и предназначено для исследования стационарных случайных процессов, представленных неравноот5 стоящими отсчетами.

Целью изобретения является повышение быстродействия.

На фиг. 1 представлена структурная схема устройства, на фиг. 2 — 10 структурная схема блока управления; на фиг. 3 - структурная схема квадратора.

Устройство (фиг. 1) содержит входы 1 и 2, два блока 3 и 4 памяти, че- 15 тыре блока 5 — 8 регистров, два регистра 9 и 10, три вычитателя 11-13, два квадратора 14 и 15, блок 16 управления и интегратор 17.

Блок управления (фиг. 2) содержит 20 ечетчики, 18 и 19, реверсивный счетчик 20, ключи 21, 22 и 23, элементы

24 и 25 сравнения, триггер 26, сумматор 27, регистр 28, генератор 29 импульсов, формирователь 30 импульсов. 25

Квадратор (фиг. 3) содержит входной регистр 31, блок 32 перемножителей и блок 33 сумматоров.

Пусть исследуемый процесс на интервале Т представлен неравноотстоящими отсчетами х., соответствующими

I отсчетам времени t., На каждом адап1 тивном интервале дискретизации исследуемый процесс аппроксимируется поли35 номами нулевого порядка.

Структурная функция второго порядка: т„

С„(С)=т f (z(1.)-x(C+ )7 då, (1) () 40 где Т„= Т

Первая производная структурной функции:

Предполояснв, что за сколько угодно малое время д подынтегральная функция не изменяет своего значения,можно получить:

Н-1

C„() =1пп т — (х .d -х 3+

Д:0

+2x.d х.а -2 х х . Л )=

1 I j

Й-1

= —, (х2 -х +2х. х -2х. х ) М-1

Х ((х.-х )2-(х.-х )2).

Т, 1

К.

l 1

Моменты времени К. и 1,. определяI ются из $ словий: (t. +".с (4)

) 1

Полученное выражение (3) является оценкой производной структурной функции при аппроксимации исследуемого процесса полиномами нулевого порядка.

Причем для определения этой производной не требуется знание отсчетов са- . мой структурой функции. Оно находится непосредственно по отсчетам самого исследуемого процесса, который в частном случае может быть дискретизирован равномерно.

Устройство реализует алгоритм, соответствующий (3), и работает следующим образом.

Ф

До начала работы устройства в регистр 28 заносится код, соответствующий количеству определяемых ординат производной структурной функции, т.е. максимальному интервалу корреляции. После этого срабатывает элемент

25 сравнения и разрешающим сигналом открывается ключ 23, в результате чего импульсы с генератора 29 импульсов начинают проходить на входы ключей 21 и 22, Причем ключ 22 закрыт запрещающим сигналом триггера 26, а ключ 21 открыт разрешающим сигналом с выхода того же триггера 26, поскольку последний находится перед началом работы в нулевом состоянии.

Первый импульс с генератора 26 импульсов увеличивает содержимое счетчиков 18 на 1 и перебрасывает триггер 26 в единичное состояние, запирая ключ 21 и открывая ключ 22, Адрес с выхода счетчика 18 поступает на входы первого и третьего блоков 5 и 7, которые выбирают из блоков

3 и 4 памяти соответственно первый отсчет х, процесса и первую метку времени t„. Причем отсчет процесса поступает на вход регистра 9, а метка времени поступает на вход сумматора 27 и после суммирования с содержимым счетчика 19 поступает на вход элемента 24 сравнения. Второй импульс с генератора 29 импульсов через открытые ключи 23 и 22 увеличивает содержимое счетчика 20 на 1. С этого момента начинается поиск точки К,, удовлетворяющий условию (4). Этот соответствующую ему метку времени и

> передают их соответственно на входы регистра 10 и блока 16 управления.

Так происходит до тех пор, пока не нарушится условие (4). При этом срабатывает элемент 24 сравнения, который вырабатывает разрешающий сигнал на своем выходе. Этот сигнал по своему переднему фронту поступает на вход обратного счета в реверсивный счетчик 20 и уменьшает его содержимое на 1, Новое уменьшение содержиf5 мого этого счетчика 20 вызывает выбор20 предыдущего отсчета процесса и его метки из блоков 3 и 4 памяти. При этом снова начинает выполняться условие (7), т,е. элемент 24 сравнения закрывается и задний фронт разрешающего сигнала с выхода элемента 24 сравнения поступает на вход формирователя 30 импульсов, который форми25 рует короткий сигнал через определенное время задержки, достаточное для

30 срабатывания вычитателей 11-13 и квадраторов 14 и 15. Короткий сигнал с выхода формирователя 30 импульсов поступает на входы разрешения интегратора 17 и регистров 9 и 10. Для первого отсчета процесса на информа35 ционном входе интегратора 17 находится нуль. Поэтому по первому сигналу

Ф в нем информация не накапливается, а в регистры 9 и 10 заносятся значения отсчетов х, и х,. Этот же сигнал с выхода формирователя 30 импульсов устанавливает триггер 26 в нулевое состояние, открывая ключ 21 и закрывая ключ 22, подготавливая таким об45 разом поиск точки L . Этот поиск осуществляется аналогично поиску для условия (4). После нахождения этой точки на -выходе интегратора 17 образуется частичная разность 50 ((х;-х ) -(х.-х, ) ) .

Процесс накопления происходит до тех пор, пока не переполнится реверсивный счетчик 20. Это соответствует перебору всех отсчетов реализации исследуемого процесса. При этом на выходе интегратора 17 находится значение производной структурной функции.

3 1355 поиск осуществляется следующим об- разом.

Содержимое реверсивного счетчика

20 поступает на входы второго и четвертого блоков 6 и 8, которые выбиэ рают из блоков 3 и 4 памяти соответственно очередной отсчет процесса и

978

По сигналу переполнения реверсивного счетчика 20 с его выхода переполнения обнуляется счетчик 18, увеличивается содержимое счетчика 19 на 1 (т.е. подготавливаются условия для изменения производной структурной функции в следуюцей ординате) и обнуляются регистры 9 и 10 и интегратор 17. Процесс вычислений повторяется до тех пор, пока не переберутся все ординаты производной структурной функции на максимальном интервале корреляции, Как только содержимое счетчика 19 станет больше содержимого регистра

28, срабатывает второй элемент 25 сравнения, запрещая прохождение импульсов с генератора 29 импульсов.

Устройство заканчивает свою работу.

Целью применения квадраторов комбинированного типа является увеличение быстродействия квадраторов и, следовательно, устройства. Это достигается тем, что в квадратор введены два блока одноразрядных сумматоров, образующих блок сумматора, Первый блок одноразрядных сумматоров предназначен для суммирования поразрядных промежуточных произведений, а второй блок одноразрядных сумматоров предназначен для суммирования переносов, образующихся в разрядах от суммирования поразрядных промежуточных произведений. Такое разделение позволяет распараллелить процесс суммирования промежуточных произведений, что позволяет уменьшить время получения результата возведения в квадрат. Кроме того, в указанных блоках одноразрядные сумматоры соединены по древовидной схеме. Причем, каждый сумматор объединяет три ветви в одну, формируя поразрядную сумму, а также перенос в следующий разряд.

Таким образом, достигается минимальная задержка как в формировании поразрядных сумм, так и в формировании переносов из разряда в разряд.

Формула изобретения

1 . Устройство для определения производной структурной функции, содержащее первый блок памяти, с первого по третий блоки регистров, интегратор, выход которого является выходом устройства, информационный вход первого блока памяти является первым входом устройства, первый и второй выходы первого блока памяти

13559

4) соединены с первыми информационными входами соответственно первого и втоpdro блоков регистров, первые выходы которых соединены с соответствующими адресными входами первого блока памя- ти, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены второй блок памяти, четвертый блок регистров, два регистра, три вычитателя, два квадратора и блок управления, блок управления содержит первый и второй счетчики, реверсивный счетчик, три ключа, два элемента сравнения, триг. гер, сумматор, регистр, генератор 15 импульсов, формирователь импульсов, в блоке управления выход первого кпюча соединен со счетным входом первого счетчика и входом установки в

"1" триггера, вход установки в "0", 2п прямой и инверсный выходы которого соединены соответственно с выходом формирователя импульсов, управляющими входами второго и первсго ключей, выход регистра соединен с первым вхо-25 дом первого элемента сравнения, второй вход и выход "Больше" каждого соединены соответственно с выходом второго счетчика и управляющим входом третьего ключа, информационный вход которого соединен с выходом генератора импульсов, а выход соединен с информационными входами первого и второго ключей, выход которого соединен с суммирующим входом реверсивного счетчика, вычитающий вход которого соединен с выходом второго элемента сравнения и входом формирователя импульсов, выход переполнения реверсивного счетчика соединен с вхо- >О дами уста>вовки в 0" первого и второго счетчиков, первый вход и выход сумматора соединены соответственно с выходом второго счетчика и первым входом второго элемента сравнения, информационный вход второго блока памяти является вторым входом устройства, первый и второй выходы второго блока памяти соединены с первыя ми информационными. входами соответст78

6 венно третьего и четвертого блоков регистров, первые выходы третьего и четвертого блоков регистров соединены соответственно с первыми и вторыми адресными входами второго блока памяти, вторые выходы с первого по четвертый блоков регистров соединены соответственно с информационным входом первого регистра, с информационным входом второго регистра и входом вычитаемого первого вычитателя, вторым входом сумматора блока управления, вторым входом второго элемента сравнения блока управления, выход первого регистра соединен с входом уменьшаемого первого вычитателя и входом вычитаемого второго вычитателя, вход уменьшаемого которого соединен с выходом второго регистра, выходы первого и второго вычитзтелей соединены соответственно с входами одноименных квадраторов, выходы первого и второго квацраторов. соединены соответственно с входами уменьшаемого и вычитаемого третьего вычитателя, выход которого соединен с информационным входом интегратора, вход разрешения записи которого соединен с входами разрешения записи первого и второго регистров и выходом формирователя импульсов блока управления, входы установки в "0" ч первого и второго регистров и интеграторы соединены с выходом переполнения реверсивного счетчика, вторые входы первого и третьего блоков регистров соединены с выходом первого счетчика блока управления, 2. Устройство по и. 1, о т л и— ч а ю m; е е с я тем, что кйадратор содержит входной регистр, блок пере4 множителей и блок сумматоров, разрядные входы входного регистра являются входом квадратора, разрядные выходы входного регистра соединены с соответствующими входами блока перемножителей,, выходы которого соединены с входами блока сумматоров, выходы которого являются выходом квадратора.

1355978

Составитель В.Орлов

Техред А.Кравчук Корректор Г PemeT

Редактор И.Рыбченко

Заказ 5794/42 Тираж 671 Подписное

ВНИИПИ Государственного комипета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4