Устройство для кодирования звуковых сигналов с инерционным компандированием

 

Изобретение м.б. использовано в цифровых звуковых трактах телерадиовещания , в системах дискретной обработки звуковых сигналов. Цель изобретения - повышение качества передачи путем уменьшения нелинейных искажений, связанных с ограничением сигнала. Устр-во содержит на передающей стороне источник 1 сигнала, усилитель 2, блок 3 дискретизации и хра (Л со ел Oi ts: со со

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (д1) 4 Н 04 В 1/64

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3987402/24-09 (22) 11. 12.85 (46) 30. 11.87. Бюл. Р 44 (71) Ленинградский институт авиационного приборостроения (72) В.В. Ванде-Кирков, Н.Е. Матвеев

И И.А. Юров (53) 62!.395.665.1(088.8) . (56) Ванде-Кирков В,В. Матвеев H.Å., Устинова Л.Б. Кодекс звуковых сигналов с инерционным компандированием.—

Техника радиовещательного приема и акустики, 1984, вып.1, с.54-63.

„„SU„„1356233 (54) УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯ ЗВУКОВЫХ СИГНАЛОВ С ИНЕРЦИОННЫМ КОМПАНДИРОВАНИЕМ (57) Изобретение м.б. использовано в цифровых звуковых трактах телерадиовещания, в системах дискретной обработки звуковых сигналов. Цель изобретения — повышение качества передачи путем уменьшения нелинейных искажений, связанных с ограничением сигнала. Устр-во содержит на передающей стороне источник 1 сигнала, усилитель 2, блок 3 дискретизации и хра1356 нения, блок 4 масшт láHAãо усиления, блок 5 коммутации, AIIII 6, Аормирователь 7 кода, блок 8 управления, блок

9 формирования кода инерционной шкалы, блок 10 проверки разрядов на равнозначность, блок 11 формирования сигнала (ФС) перегрузки, управляемый аттенюатор 12, блок 13 анализа кода шкалы, блок 14 ФС конца перегрузки, 233

11 а и р и р м11 О Й с т п р о н р н х < ), 11!о Й p p и с p

15 к<<да, IIXII 16, !ь <.цандеры 17 и 20, блок 18 проверки разрядов на равнозначность, блок 19 Ф<, перегрузки, блок 2! анализа кода шкалы, блок 22

ФС конца перегрузки, блок 23 задержки, блок 24 стробирования, усилитель

25, блок 26 начальной установки.

i т а б !л!., 10 ил.

Изобретение относится к технике передачи информации и может быть использовано в цифровых звуковых трактах телерадиовещания, в системах дис6 кретной обработки звуковых сигналов.

Цель изобретения — повышение качества передачи путем уменьшения нелинейных искажений, связанных с ограничением сигнала. 10

На фиг.1 изображена структурная схема устройства; на фиг.2 — схема аналоговой части устройства; »а фиг.3 — схема аналого-циАрового преобразователя (АЦП) и формирователя кода; на фиг.4 — схема блока управления; на фиг.5 — схема блока Аормирования кода инерционной шкалы, на фиг.б — схема блока проверки разрядов на равнозначность, блока анализа кода 2 шкалы, блока формирования сигналов конца перегрузки и блока формирования сигнала перегрузки; на фиг,7 — схема входного регистра кода, цифроаналогового преобразователя, первого экспандера и управляемого второго экспандера, на фиг.8 — принципиальная электрическая схема блока задержки, блока стробирования и второго усилителя, на фиг.9 — характеристика квантования отсчетов звукового сигнала, на фиг.10временные диаграммы импульсов, вырабатываемых в блоке управления.

Устройство для кодирования звуковых сигналов с инерционным компандиЗб рованием (фиг. 1) содержит на передающей стороне источник 1 сигнала, первый усилитель 2, блок 3 дискретизации и хранения, блок 4 масштабного усиления, блок 5 коммутации, аналогоциАровой пре бразователь (АЦП) 6, формирователь 7 кода, блок 8 управления, блок 9 Аормирования кода инерционной шкалы (ИШ), первый блок 10 проверки разрядов на равнозначность> первый блок 11 формирования сигнала перегрузки (CII), управляемый аттенюатор 12, первый блок 13 анализа кода шкалы и первый блок 14 формирования сигнала конца перегрузки (СКП). На приемной стороне устройство для кодирования звуковых сигналов с инерционным компандированием содержит входной регистр 15 кода, цифроаналоговый преобразователь (ЦАП) 16, первый экспандер 17, второй блок 18 проверки разрядов на равнозначность, второй блок

19 формирования СП,, управляемый второй экспандер 20, второй блок 21 анализа кода шкалы,, второй блок 22 формирования СКП, блок 23 задержки, блок 24 стробирования, второй усилитель 25 и блок 26 начальной установ— ки.

Источником сигнала может служить микроАонный усилитель, магнитофон, электропроигрывающие устройство и прочее. Первый усилитель 2 содержит усилительный каскад 27 (фиг.2) и пассивный трехзвенный 1.С-фильтр 28 Кауэра 7-го порядка. Усилительный каскад

27 предназначен для согласования динамического диапазона звукового сигнала (ЗС) источника сигнала 1 с диапазоном квантования устройства, а фильтр 28 — для подавления высокочастотных составляющих 3С, лежащих выше половины частоты дискретизации. Блок

3 дискретизации и хранения содержит два буферных каскада 29 и 30, триггерформирователь 31 (RS-триггер) импуль13562 са дискретизации, формирователь 32 импульса управления ключом 33 на дифференциальном каскаде 34,35 и запоминающий конденсаторе 36.

Б

Входной буферный каскад 29 работает в режиме повторителя напряжения.

Высокое входное сопротивление выходного буферного каскада 30 предотвращает разряд запоминающего конденсато- 10 ра 36 в период времени хранения от— счета ЗС. Стабилитроны в базовых цепях дифференциального каскада 34, 35 служат для согласования уровней ТТЛ с диапазоном работы ключа 33. Управ- 15 ляемый аттенюатор 12 содержит реверсинный счетчик 37, в котором использую1ся два младших разряда, узел 38 ограничения счета импульсов, формирователь 39 уровней сигнала управления, 20 аналоговый мультиплексор 40 и резистивную матрицу 41, выводы которой соединены таким образом, что образуется делитель напряжения 1-2-4-8.

Блок 4 масштабного усиления собран 25 на операционном усилителе 42 с резистивной матрицей 43 и аналоговым мультиплексором 44 в цепи обратной связи, а также на формирователе 45 уровней сигнала управления. Резисторы матрицы з0

43 соединены таким образом, что коэффициент усиления блока 4 масштабного усиления равен 1, или 2, или 4, или 8.

АЦП 6 (фиг.3) выполнен по извест— ной схеме последовательного приближения и содержит узел 46 смещения уровня на операционном усилителе, рабо-, тающем в режиме суммирования напряжения отсчетов сигнала с половиной опорного напряжения, преобразователь 40

47 код-ток, регистр 48 последовательньгх приближений и компаратор 49. Особенностью данной схемы является включение компаратора 49 в режиме сравнения токов. Диоды на его входе защища- 45 ют компаратор 49 от перегрузки.

Формирователь 7 кода содержит регистр 50 из четырнадцати Д-триггеров.

Блок 8 управления содержит: задающий генератор 51 импульсов, выполнен- 50 ный по схеме мультивибратора, первый формирователь 52 импульсов, выполненный в виде ждущего мультивибратора с времязадающими элементами, генератор 53 тактовых импульсов и второй формирователь 54. Формирователь 55 импульса управления блоком 5 коммутации и триггер 56 завершения первого цикла представляют собой R-триггеры, 33 формирователь 57. Формирователь 58 импульсов синхронизации содержит ждущий мультивибратор с времязадающими элементами и линию 59 задержки с отводами через 0,1 мкс и два формирователя на элементах 60 и 61; формирователь 62 импульсов конца первого цикла и формирователь 63 импульсов конца преобразования выполнены аналогично первому формирователю 52 импульсов, формирователь 64 импульса обнуления памяти выполнен на элементе

ЗИ-НЕ. Кроме этого, блок 8 управления содержит переключатель, обеспечивающий работу устройства для кодирования звуковых сигналов с инерционным компандированием от внешней синхронизации (первый вход блока 8 управления).

Блок 9 формирования кода ИЩ (фиг.5) включает в свой состав дешифратор 65 кода мгновенной шкалы (ИШ).

Данное включение логических элементов реализует следующую таблицу истинности.

Таблица 1 т

Код сигнала (вторые входы Код МШ блока 9) 1р?рЗр4р1р2р

1 1 О

1 1 1

1 1 1

Кроме этого, блок 9 формирования кода 1Ш1 содержит: цифровой компаратор

О О О

О О 0

О О 1

О 0 1

О 1 О

О 1 О

О 1 1

0 1 1

1 О О

1 О О

1 О 1

1 О 1

1 1 0

О 0

О 1

1, О

1 О

1 1

1 1

1 1

1 1

1 1

1 1.

1 1

1 1

l О

1 О

О 1

О 0

Таблица 2

ИКМ слова (входы блока 10) Код мантиссы

Выход блока 10

К, К, К„ К, л, К, К, К, у

О О О 0 0 О О 0

0 О О О

О О О О О О О О 0 0 О 1

О О 0 О О О О О О О 1 О

1 1

О 1

О О О О О 1

1 1 1 1 1 1

О О О О О

1 1 1 1 1

13562

66, выполненный на сумматоре 67 и элементах 68,69 и 70, блок 71 памяти признака, выполненный íà D-триггере

72 и элементе 73, формирователь 74

5 импульса смены знака, выполненный на

1)-триггере 75 и двух мультивибраторах с времязадающими элементами, также регистр 76 кода ИШ, блок 77 уменьшения кода, выполненный на сумматоре, коммутатор 78, узел 79 начальной установки, содержащий резистор, подклюПервый блок 13 анализа кода шкалы представляет собой элемент совпадения по "единицам". Первый блок 11 формирования СП выполнен на элементе совпадения и инверторе.

Первый блок 14 формирования СКП содержит ждущий мультивибратор с времязадающими элементами. 50

Схема входного регистра 15 кода, ЦАП 16, первого экспандера 17, управляемого второго экспандера 20 и блока

26 начальной установки приведены на фиг.7. Входной регистр 15 содержит собственно регистр и регенератор импульсов частоты дискретизации — мультивибратор с времязадающими элементами. ЦАП 16 содер,,ит преобразователь

33 с; ченный к источнику напряжения, н конденсатор.

Схема первого блока 10 проверки разрядов на равнозначность, первого блока 13 анализа кода шкалы, первого блока 11формирования СПи первргоблока 14формирования СКП представлена нафиг.6.Первый блока 10 проверки разрядов на разнозначностьпредставляет собой комбинационную логическуюсхему,реализующую следующую таблицу истинности. код-ток и сумматор токов, выполненный на операционном усилителе.

Первый экспандер 17 содержит резистивную матрицу 80, аналоговый мультиплексор 81 и формирователь 82 сигнала управления по уровню.

Блок 26 начальнсй установки содержит конденсатор и резистор и выполнен аналогично узлу 79 начальной установки блока 9 формирования кода ИШ (см.фиг.5) .

Управляемый второй экспандер 20 (см.фиг.7) содержит реверсивный счетчик 83, в котором используются два младших разряда, узел 84 ограничения счета, формирователь 85 уровней сигнала управления, аналоговый мульти13562 плексор 86, буферный каскад 87 на операционном усилителе и резистивную матрицу 88.

Схема блока 23 задержки, блок 24

5 стробирования и второй усилитель 25 показана на фиг.8. Блок 23 задержки содержит мультивибратор с времязадающими элементами. Блок 24 стробирова— ния выполнен аналогично блоку 3 дискретизации и хранения с той лишь разницей, что роль RS-триггера (см. фиг.2) выполняет мультивибратор 89 с времязадающими элементами (см. фиг.8). Второй усилитель 25 содержит пассивный трехзвенный LC-фильтр 90 кодера, аналогичный фильтру 28 в первом усилителе 2, и буферный каскад

91, собранный на операционном усилителе. Потенциометр 92 обеспечивает 2р согласование выходного сигнала кодека с устройством-потребителем.

Техническая реализация второго блока 18 проверки разрядов на равнозначность, второго блока l9 формиро- 25 вания СП, второго блока 21 анализа кода шкалы и второго блока 22 формирования СКП на равнозначность, соответственно такая же, как и первого блока 10 проверки разрядов на равно- 30 эначность, первого блока 11 формирования СП, первого блока 14 формирования СКП.

Устройство работает следующим образом. 35

Аналоговый звуковой сигнал поступает на вход первого усилителя 2 (фиг.1), в котором усиливается и ограничивается по спектру с целью предотвращения перекрытия боковых полос 4g

3С при дискретизации, после чего поступает на вход блока 3 дискретизации и хранения. Далее работа устройства для кодирования ЗС с инерционным компандированием происходит следующим 4 образом..При подаче питающего напряжения +5B конденсатор узла 79 начальной установки в блоке 9 формирования кода ИШ (см.фиг.5) и конденсатор блока 26 начальной установки (см.фиг.7) В0 не могут мгновенно зарядиться до напряжения, равного уровню логической единицы +2,4 В. Постоянная времени цепи заряда конденсаторов узла 79 начальной установки и блока 26 начальной установки выбрана такой, чтобы на R-входах D-триггеров регистра

76 кода инерционной шкалы блока 9 формирования кода ИШ, íà R-входе

33 8 реверсивного счетчика 37 (четвертый вход управляемого аттенюатора 12) и на R-входе реверсивного счетчика 83 (четвертый вход управляемого второго экспандера 20) оставался уровень логического нуля на время, достаточное для установки указанных элементов в исходное нулевое состояние. Таким образом, в начале работы устройства на первых входах блока 4 масштабного усиления всегда устанавливается код

"00" соответствующий самой точной шкале квантования. На выходе реверсивного счетчика 37 и, следовательно, на управляющих входах аналогового мультиплексора 40 управляемого аттенюатора 12 устанавливается код

"00 и точка нулевого затухания (см.фиг.2) управляемого аттенюатора

12 подключается к второму входу блока 4 масштабного усиления и к третьему входу блока 5 коммутации. Под воздействием блока 26 начальной установки на выходах реверсивного,, счетчика 83 и соответственно на управляющих входах аналогового мультиплексора 86 устанавливается кодовая комбинация "00". При этом управляемый второй экспандер 20 включается в режим работы с минимальным коэффициентом передачи, так как сигнал снимается с нижней точки резистивной матрицы 88. Задающий генератор 51 ° импульсов блока 8 управления (фиг.4) запускается и на его выходе появляются прямоугольные импульсы с периодом 20,8 мкс (48 кГц) (фиг.10а). Если переключатель (фиг.4) находится в верхнем положении, то эти импульсы поступают на вход первого формирователя 52 импульсов, где по их положительному фронту вырабатываются короткие (длительностью 150 нс) отрицательные импульсы (фиг.1 0 б). Наличие первого формирователя 52 импульсов обеспечивает возможность внешней синхронизации устройства с первого входа блока 8 управления любым импульсным сигналом с частотой 48 кГц. Короткий отрицательный импульс поступает одновременно на второй вход блока 3 дискретизации и хранения как импульс начала выборки (ИНВ), на первый вход генератора 53 тактовых импульсов, на формирователь импульсов управления блоком 5 коммутации и на первый вход триггера 56 завершения первого цикла.

135623

С приходом ИНВ на второй вход блока 3 дискретизации и хранения (Аиг.2) триггер-формирователь 31 импульса дискретизации устанавливается

5 в единичное состояние. На коллекторе транзистора 35 формирователя 32 импульса управления ключом 33 появляется потенциал +15B. Ключ 33 открывается, и конденсатор 36 заряжается до напряжения ЗС и далее отслеживает его изменения. Одновременно (фиг.4) Rтриггер в формирователе 55 импульса управления блоком 5 коммутации (фиг.10 д) и триггер 56 завершения первого цикла устанавливаются в единичное состояние. При этом уровень логической единицы с четвертого выхода блока 8 управления поступает на второй вход блока 5 коммутации, который подключает выход блока 3 дискретизации и хранения через управляемый аттенюатор 12 к второму входу блока

4 масштабного усиления и через блок

5 коммутации к первому входу AIIII 6 26 (фиг.1). Уровень логической единицы с выхода триггера 56 завершения первого цикла (фиг.4) поступает на вход формирователя 57 импульсов начальной установки, на выходе которого устанав-10 ливается уровень логической единицы.

На другом выходе формирователя 57 импульсов начальной установки устанавливается уровень логического нуля, так как с третьего выхода АЦП 6 на третий

36 вход блока управления поступает уровень логического нуля. Уровень логического нуля (фиг. 10 г) с выхода формирователя 57 поступает с десятого в выхода блока 8 управления на третий вход АЦП 6, подготавливая таким образом регистр 48 последовательных приближений (фиг.3) к работе. Отрицательный импульс с выхода первого формирователя 52 импульсов поступает на вход 4 генератора 53 тактовых импульсов (фиг.4). При этом RS-триггер генератора 53 устанавливается в единичное состояние, в результате чего генератор 53 тактовых импульсов начинает вырабатывать прямоугольные импульсы в виде меандра, которые поступают на второй формирователь 54 импульсов.

В последнем по отрицательным фронтам меандра формируются короткие положительные и отрицательные импульсы длительностью 150 нс и периодом в 1 мкс (фиг.10в). Первый отрицательный импульс является импульсом конца выбор3 }О ки (ИКВ), который с шестого выхода блока 8 управления поступает на третий вход блока 3 дискретизации и хранения. При этом RS-триггер 31 (фиг.2) возвращается в нулевое состояние, потенциал на коллекторе транзистора

35, формирователя 32 импульса управления снижается до -9В, ключ 33 закрывается. Напряжение сигнала, оставшееся на конденсаторе 36, хранится в течение всего времени преобразования отсчета.

Напряжение отсчета сигнала с выхода блока 3 дискретизации и хранения (фиг.1) поступает через управляемый аттенюатор 12 на второй вход блока 4 масштабного усиления и на третий вход блока 5 коммутации, с вьжода которого отсчет поступает на первый вход АЦП 6, где складывается на узле

46 смешения уровня (фиг.3) с половиной опорного напряжения. С пятого выхода блока 8 управления на второй вход АЦП 6 начинают поступать тактовые импульсы (фиг. 10 в) . В АЦП 6 возникает процесс поразрядного уравновешивания величины отсчета ЗС. С приходом пятого тактового импульса информация о четырех старших разрядах отсчета, необходимых для работы блока 9„ становится известной, поэтому с четвертого выхода АЦП 6 на четвертый вход блока 8 управления поступает отрицательный фронт импульса установки пятого разряда кода. По этому фронту в формирователе 62 импульсов конца первого цикла (Аиг.4) вырабатываются два импульса длительностью

150 нс. Отрицательный импульс поступает на Аормирователь 55 импульсов управления блоком 5 коммутации, RSтриггер последнего устанавливается в нулевое состояние, и уровень логического нуля с четвертого выхода блока

8 управления поступает на второй вход блока коммутации, который подключает первый вход АЦП 6 к выходу блока 4 масштабного усиления.: Положительный импульс с другого выхода формирователя 62 импульсов конца первого цикла (Аиг.4) поступает на формирователь 64 импульса обнуления памяти и на вход формирователя 57 импульсов начальной установки, на выходе которого возникается уровень логического нуля, а следовательно, и на третьем входе АЦП 6 (входе ус— тановки). Одновременно отрицательный

13562 фронт с выхода элемента формирователя

57 импульсов начальной установки пос— тупает на вход AopMHpoBBTpJIH 58 импульсов синхронизации который генеФ

5 рирует два импульса длительностью г150 нс. Положительный импульс с седьмого выхода блока 8 управления (фиг; 1) поступает на третий вход блока 9 . формирования кода ИШ, а отрицательный импульс поступает на вход линии 59 задержки.

Далее начинается определение ИШ в блоке 9 формирования кода ИШ (фиг.5). Второй, третий и четвертый разряды кода с первых выходов АЦП 6 поступают на вторые входы блока 9 формирования кода ИШ (фиг.1), на шестой вход которого с второго выхода

АЦП 6 поступает инверсный первый раз- ряд. В соответствии с табл.1 истинности, дешифратор 65 када MII блока 9 формирования кода ИШ вырабатывает двухразрядный код, который поступает на входы цифрового компаратара бб и коммутатор 78. В начальный момент времени могут сложиться две ситуации:

1) код ИШ с выхода дешифратора 65 кода ИШ равен коду ИШ, записанному в регистре 76 кода ИШ, 2) код МШ больше кода K!I при условии, что текущий отсчет не является отсчетом, в котором произошло измерение его полярности.

Тогда в первом случае цифровой компаратор 66 выдает c j = выхода сумматора 67 уровень логического нуля на коммутатор 78, запрещая прохождение кода MII на вход регистра 76 кода ИШ. 4р

На выходе элемента 70 появляется уровень логической единицы. В этот момент с восьмого выхода блока 8 управления (фиг.1) на четвертый вход блока

9 формирования кода ИШ (фиг.5) подает-45 ся положительный синхроимпульс длительностью 150 нс (см.фиг.10 ж), по которому Д-триггер 72 блока 71 памяти признака записывает -информацию с выхода элемента 70. На выходе Д-тригге- 5О ра 72 появляется уровень логического нуля, который запирает элемент 73, запрещая дальнейшее прохождение синхроимпульсов на С-вход Д"триггера 72.

Таким образом, в блоке 7 1 памяти при- 55 знака записана информация о том, что код ИШ был равен коду ИШ;

Так как в рассматриваемом отсчете не произошло изменение полярности ко33 дируемого сигнала, на выходе первого элемента формирователя 74 импульса смены знака будет уровень логической единицы, который открывает элементы коммутатора 78, а на выходе второго элемента формирователя 74 импульса смены знака — уровень логического нуля, который запрещает прохождение кода с выхода блока 77 уменьшения кода через коммутатор 78 на вход регистра 76 када 1П11.

Поэтому через 100 нс, с приходом второго синхраимпульса (фиг. 10 з) с девятого выхода блока 8 управления на пятый вход блока 9 формирования кода ИШ с выходов регистра 76 кода

ИШ через открытые элементы коммутатора 78 (см.фиг.5) поступает íà D-входы регистра 76 кода ИШ и записывается в него. Ва втором случае, когда код

МШ с выхода дешифратара 65 кода МШ больше кода ИШ, записанного первоначально в регистр 76 кода ИШ, цифровой компаратар бб на Р -выходе сумматора 67 выдает уровень логической единицы, разрешая прохождение кода

MII через коммутатор 78 на вход регистра 76 кода ИШ. В то же время уровень логического нуля с выхода элемента 69 цифровога компаратора 66 запрещает прохождение через коммутатор

78 на вход регистра 76 кода ИШ как кода, записанного в нем ранее, так и кода ИШ с выходов блока 77 уменьшения кода. Уровень логической единицы с

1 выхода элемента 70 цифрового кампаратора 66 поступает на Р-вход триггера

72 блока 71 памяти признака, в который записывается по импульсу с входа блока 9 формирования кода ИШ, при этом блокируется дальнейшее поступление синхронизации на триггер 72. Кроме этого, уровень логического нуля с выхода триггера 72 поступает на элемент блока 77 уменьшения кода, на с выходе которого также устанавливается уровень логического нуля, предотвращая возможность уменьшения кода ИШ до момента смены полярности сигнала.

Таким образом, в блок 71 памяти признака записана информация о том, что код MII бып хотя бы раз больше кода

ИШ, а в регистр 76 кода ИШ в этом случае записывается код МШ.

После записи кода в регистр 76 кода ИШ блока 9 он поступает на управ,ляющие входу блока 4 масштабного усиления (фиг.1), в котором устанавлиl3 !3562 вается один из возможных коэффициен-.

IoI3 усиления напряжения отсчета. Далее напряжение отсчета через блок 5 коммутации поступает на вход AIIII 6.

С приходом шестого тактового импульса с пятого выхода блока 8 упранления на второй вход АЦП б (фиг.3) производится вторичная установка регистра

48 последовательных приближений и эа- 1ст тем последовательное уранновешивание напряжения отсчета, как описано вьш»е.

Разница заключается только в том, что теперь во втором цикле преобразования определяются все 12 разрядов кода (используются тактовые импульсы с 7-гс по 19-й). По окончании процесса поразрядного уравновешивания с третьего выхода АЦП 6 на третий »ход блока

8 управления выдается отрицательный перепад напряжения, по которому в . формирователе 63 импульсов конца преобразования вырабатывается два коротких импульса длительностью 150 нс.

Положительный импульс с третьего вы- 75 хода блока 8 управления поступает на третий вход формирователя 7 кода (фиг.10 е), по которому производится запись 12-разрядной мантиссы с первых выходов АЦП 6 и 2-разрядного кода порядка с первых выходов блока 9 формирования кода Иl»! в регистр 50 (фиг.3).

Отрицательный импульс с другого выхода формирователя 63 импульсов конца преобразования блока 8 управления .", 5 (фиг.4) поступает на генератор 53 тактовых импульсов, RS-триггер возвращается в нулевое состояние, срывая работу тактового .генератора. Устройство ждет прихода следутащего запускающего импульса задающего генератора 51.

Рассмотрим работу устройства в случае уменьшения уровня сигнала.

При уменьшении уровня сигнала смена кода шкалы происходит только в течение первого отсчета противоположной полярности.. Предположим, что уронен.ь сигнала уменьшается и за время между двумя последовательными сменами полярности отсчетов подтверждения кода

Mll íå произошло ни разу. Это означает, что цифроной компаратор 66 блока

9 формирования кода ИШ (фиг.5) за весь определенный выше интервал времени ни разу не выдал на Д-вход Д-. триггера блока 71 памяти признака сигнала логической единицы. Блок 71 гамяти признака обнулен отрицательным

33 !

4 т» м и ул ь с О»», и р т»» и с т»»»» и; 1 т» а с. o (! - т !»»»».— гера R — вход) пер»»ьт»» вход блока 9 формирования кстда ИШ с первого ныходэ блока 8 управления. Импульс обнуления вырабатывается в формирователе 64 импульса обнуления (фиг.4) во втором цикле преобразования каждого первого отсчета противоположной полярности.

Это происходит следук»щим образом. В первом цикле после установки пятого разряда регистра 48 последонательных приближений в АЦП б отрицательный фронт с четвертого выхода АЦП 6 поступает на четвертый вход блока управления 8 (OM.ôèã.1), по которому формирователь 62 имттульсон конца первого цикла вырабатывает дна импульса. Отрицательный импульс поступает на формирователь 55 импульса управления блоком 5 коммутации, что обеспечивает подключение ныхода блока 4 масш-. табного усиления к перному входу АЦП б. Положительный импульс с выхода формирователя 62 импульса конца первого цикла (фиг.4) поступает на один из входов формирователя 64 импульсов обнуления. Б течение времени между пятым и шестым тактотзыми импульсами с выхода формирователя 58 импульсов синхронизации на триггер 56 завершения первого цикла поступает импульс, возвращая его н нулевое состояние, что обеспечивает, с одной стороны, возможность работы формирователя 57, а с другой, выдает уровень логической единиЦы на второй вход формирователя

64 импульсов обнуления памяти, треTH»» BxoJl KoToPoI Ят»лвюшийсн BTQPbIM входом блока 8 управления, подключен к второму входу блока 9 формирования кода ИШ к формирователю 74 импульсов смены знака (фиг.5). Последний работает следующим образом.

Первый инверсный разряд кода с второго выхода АЦП 6 поступает на шестой вход блока 9 формирования кода

ИШ. Здесь он во синхроимпульсу, приходящему с седьмого выхода блока 8 управления на третий вход блока 9 формирования кода ИШ, записывается в Д-триггер 75 (формирователя 74 импульса смены знака), выходы которого подключены к входам мультивибраторов формирователя 74. Последние вырабатывают импульсы, которые затем замешиваются на его элементах. Положительные импульсы с. выхода формирователя

74 поступают на вторые. входы блока

33 поступает на первый вход первого блока 14 формирования СКП и на третий вход первого блока 11 формирования

СП. В начальный момент, как отмечалось вьппе, реверсивный счетчик 37 в управляемом аттенюаторе 12 был установлен в нулевое состояние, поэтому на первом выходе управляемого аттенюатора 12 уровень логического нуля, который поступает на второй вход первого блока 14 формирования СКП, за= прещая прохождение импульсов с выхода первого блока 14 формирования СКП на третий вход управляемого аттенюатора 12. С второго же выхода управляемого аттенюатора 12 на четвертый вход первого блока 11 формирования СП подается уровень логической единицы.

Поэтому с приходом очередного строби— рующего импульса дискретизации с первого выхода блока 3 дискретизации и хранения (где он формируется триггером-формирователем 31, см.фиг.2) на второй вход первого блока 11 формирования СП на его выходе появляется положительный импульс, который поступает на первый вход управляемого аттенюатора 12, т.е. на суммирующий вход реверсивного счетчика (см.фиг.2), который увеличивает значение кода на своем выходе на единицу. Код с выхода реверсивного счетчика 37 поступает на управляющие входы аналогового мультиплексора 40 через формирователь 39 уровней сигнала управления, вследствие чего отсчеты ЗС начинают поступать на второй вход блока 4 масштабного усиления и третий вход блока 5 коммутации с затуханием в 6 дБ. Клиппирование сигнала прекращается. Если уровень сигнала на выходе источников сигнала 1 продолжает расти, то устройство отрабатывает увеличение сигнала аналогично. При этом каждое двойное увеличение уровня сигнала сопровождается увеличением кода в реверсивном счетчике 37 управляемого аттенюатора 12 на единицу, что соответствует увеличению сигнала на 6 дБ.

Передавать дополнительную информацию о состоянии реверсивного счетчика 37 в управляемом аттенюаторе 12 (а следовательно, и величину внесенного затухания управляемым аттенюатором 12) нет необходимости, так как на прием— ной стороне (в декодере) установлены аналогичные блоки — второй блок 18

15 13562

8 управления. Ясно, что если на всех трех входах формирователя 64 импульса обнуления памяти окажутся уровни логической единицы, то на его выходе б возникнет отрицательный импульс,,которьп и обнулит Д-триггер 7? блока

71 памяти признака (фиг.10 к). На выходе блока 71 памяти признака (фиг.5) будет уровень логической единицы, он 10 будет также и на выходе элемента блока 77 уменьшения кода, так как на выходе элемента 68 цифрового компаратора 66 также уровень логической единицы. Поэтому на выхоДах блока 77 5 уменьшения кодов будет значение кода

ИШ, уменьшенное на единицу. Этот коп через коммутатор 78 поступит на вход регистра 76 кода ИШ, куда будет записан по синхроимлульсу с девятого выхода блока 8 управления.

Рассмотрим работу остальных блоков на передающей стороне кодека ЗС с инерционным компандированием. Если уровень сигнала на выходе источника 25

1 сигнала по какой-либо причине не превысил значение -18 дБ относительно приведенного к входу максимального уровня квантования АЦП 6, то ЗС начинает клиппироваться, вследствие чего возникают шумы перегрузки. Факт клиппирования сигнала определяется по двум признакам. Во-первых, 12-разрядная мантисса ИКИ-слова на выходе формирователя 7 кода должна содержать либо все единицы для положительной полуволны сигнала, либо все нули— для отрицательной. Во-вторых, клиппирование ЗС может происходить только на самой грубой шкале квантования, 40 обозначенной в данном кодеке кодом "11- .

С выхода формирователя 7 кода код мантиссы поступает на вход первого блока 10 проверки разрядов на равнозначность. В случае клиппирования ЗС код мантиссы состоит из всех единиц или нулей и тогда в соответствии с табл.2 истинности работы первого блока 10 проверки разрядов на равнознач- о ность появляется уровень логической единицы, который поступает на первый вход первого блока 11 формирования

СП. В то же самое время на входы первого блока 13 анализа кода шкалы с первого выхода блока 9 формирования кода ИШ поступает код шкалы в виде

"11". Тогда íà его выходе появляется уровень логической единицы, который проверки разрядов на равнозначность, 13562 второй блок 19 формирования СП, второй блок 21 анализа кода шкалы и второй блок 22 формирования СКП, на соответствующих входах которых присутствуют в момент возникновения перегрузки точно такие же сигналы.

В исходное состояние система защиты устройства от перегрузки возвращается следующим образом. 10

При уменьшении уровня входного сигнала код шкалы на выходе блока 9 формирования кода инерционной шкалы обязательно уменьшается »а единицу, т.е. изменяется с "11" на "10", поэтому на выходе первого блока 13 ана— лиза кода шкалы устанавливается уровень логического нуля, который поступает на третий вход первого блока 11 формирования СЛ и блокирует его и 2р на первый вход первого блока 14 формирования СКП. В последнем по отрицательному фронту ждущий мультивибратор вырабатывает положительный импульс длительностью 1 мкс, который 25 поступает на третий вход управляемого аттенюатора 12 (вычитающий вход реверсивного счетчика 37). Содержимое реверсивного счетчика (код) уменьшается на единицу и поступает на управ- Зо ляющие входы аналогового мультиплексора 40, который уменьшает затухание отсчета ЗС, подключаемого к входу блока 4 масштабного усиления и блоку

5 коммутации, на 6 дВ.

В процессе работы устройства на выходах реверсивного счетчика 37 управляемого аттенюатора 12 могут возникнуть следующие кодовые комбинации;

"00", "01", "10" "11". Комбинации,щ

"00" и "11" являются граничными. Однако импульсы сигнала перегрузки на выходе первого блока 10 проверки разрядов на равнозначность и на выходе первого блока 13 анализа кода шкалы 45 могут возникнуть и после установки последней разрешенной кодовой комбинации "11", При этом реверсивный счетчик 37 с комбинации "11" сразу переходит на комбинацию "00" . Чтобы этого не происходило, в управляемом аттенюаторе 1? установлен узел 38 ограничения счета импульсов, который в этом случае блокирует прохождение счетных импульсов через пер:вый блок

11 формирования СП по его четвертому входу (суммирующий вход реверсивного счетчика 37). Аналогично блокируется прохождение импульсов с выхода перво33 18 го блока 14 формирования СКП на вычитающий вход реверсивного счетчика 37 при появлении на его выходе кодовой комбинации "00". В то же время увеличение уровня сигнала, связанное с переходом из комбинации "ОО" в "11", и снижение сигнала, связанное с переходом из комбинации "11" в "00", может происхоцить сколь угодно часто.

На этом обработка сигнала на передающей стороне устройства для кодирования ЗС с инерционным компандированием заканчивается. Рассмотрим работу приемной стороны., Как отмечалось выше, в момент по— дачи питающих напряжений конденсатор (см.фиг.7) в блоке 26 начальной установки не может мгновенно зарядиться до напряжения единицы, что обеспечивает установку реверсивного счетчика

83 управляемого второго зкспандера

20 в нулевое состояние. При поступлении на вход внешней синхронизации входного регистра 15 кода импульсного сигнала с частотой 48 кГц по его положительному фронту мультивибратор вырабатывает положительные импульсы длительностью 1 мкс, которые поступают на второй вход второго блока 19 формирования СП и на вход блока 23 зазадержки и формирования импульса стробирования. Кроме того, импульсы с выхода мультивибратора регистра 15 кода поступают на синхровходы собственно регистра, в который по ним записывается 14-разрядный код величины отсчетов ЗС, поступающий с первых входов входного регистра 15 кода, которые являются информационными входами декодера; С выхода регистра 15 кода 12-разрядный код мантиссы поступает на ЦАП 16, где преобразуется в пропорциональное величине кода напряжение отсчета„ а два разряда порядка поступают на управляющие входы первого экспандера 17. Код порядка через формирователь 82 сигнала управления по уровню поступает на аналоговый мультиплексор 81, который в зависи— мости от величины кода устанавливает коэффициент передачи, необходимый для восстановления исходного напряжения отсчета. Аналоговый дискретный сигнал с выхода первого экспандера

17 далее через управляемый второй экспандер 20, коэффициент передачи которого в исходном состоянии минимальный, поступает на второй вход

13562 блока 24 стробирования, на первый вход которого с выхода блока 23 задержки поступают положительные импульсы. Мультивибратор блока 23 за5 держки вырабатывает положительный импульс длительностью 10 мкс (относительно заднего фронта импульса дискретизации), а мультивибратор 89 блока 23 стробированием относительно

его заднего фронта вырабатывает два противофазных импульса стробирования длительностью 2-3 мкс, которые и управляют работой ключа блока 24 стро— бирования. Таким образом, блок 24 стробирования формирует тот же по величине отсчет сигнала, но по той части отсчета, которая свободна от импульсных помех и наводок, связанных с работой ЦАП 16, первого экспан- 2р дера 17 и управляемого второго экспандера 20. Очищенный сигнал с выхо— да блока ?4 стробирования поступает на второй усилитель 25, где фильтруется от продуктов дискретизации 25 фильтром 90 и нормируется по амплитуде.

Как отмечалось выше, для правильной работы декодера в момент возникновения перегрузки кодера на приемную 30 сторону не нужно передавать дополнительной информации, так как здесь, установлены блоки, аналогичные блокам

10,11,13 и 14, — блоки 18,19,21 и 22.

Действительно, если на входы втоРого блока 18 проверки разрядов на равнозначность поступит комбинация из 12ти нулей или из 12-ти единиц, а на входы второго блока 21 анализа кода шкалы код "11" (а они будут присутствовать в момент начала перегрузки, так как передаются на приемную сторону), то на выходе указанных блоков будут уровни логических единиц. Эти сигналы поступают на первый вход и 45 на третий вход второго блока 19 формирования СП, на второй вход которого поступает положительный импульс дискретизации с третьего выхода входного регистра 15 кода, а на четвертом 5О входе в начальный момент установлен уровень логической единицы. На выходе второго блока 19 формирования СП возникает положительный импульс, который поступает на первый вход управ- 55 ляемого аттенюатора — на суммирующий вход реверсивного счетчика 83, увеличивая код на выходе последнего на единицу. При этом код с выхода ревер 33 20 сивного счетчика 83 поступает на управляющие входы аналогового мультиплексора 86, переключая его сигнальные входы таким образом, что аналоговый сигнал на третьем выходе управ— ляющего второго экспандера 20 увели— чивается вдвое (на 6 дБ). Если уро— вень сигнала на выходе источника 1 сигнала (см.фиг. I) продолжает расти, то устройство отрабатывает его аналогично.

В исходное состояние система защиты кодека от перегрузки на приемной стороне возвращается аналогично тому, как было описано для передающей стороны. Действительно, при уменьшении кода порядка на втором выходе входного регистра 15 кода на выходе второr0 блока 21 анализа кода шкалы поя— вится уровень логического нуля, который блокирует по третьему входу второй блок 19 формирования СП, и одновременно по отрицательному фронту на первом входе второй блок 22 формирования СКП вырабатывает на своем выходе положительный импульс, который поступает на третий вход управляемого второго экспандера 20 (на вычитающий вхоц реверсивного счетчика

83). Код в реверсивном счетчике уменьшится на единицу и поступит на управляющие входы аналогового мультиплексора, переключая его сигнальные входы таким образом, что аналого-. вый сигнал на третьем входе управляемого второго экспандера уменьшится на 6 дБ.

Назначение и работа узла 84 ограничения счета импульсов аналогично устройству 38 ограничения счета импульсов в управляемом аттенюаторе 12.

Формула изобретения

Устройство для кодирования звуко- вых сигналов с инерционным компандированием, содержащее на передающей стороне последовательно соединенные источник сигнала, первый усилитель и блок дискретизации и хранения, к второму входу которого подключен первый выход блока управления, последовательно соединенные блок масштабного усиления, блок коммутации, аналого-цифровой преобразователь, и формирователь кода, второй выход блока управления подключен к первому входу блока формирования кода инер21

135б233

70

7(30

40 ционной шкалы, к вторым входам которого подключены первые выхоцы аналого-цифрового преобразователя, первые выходы блока формирования кода инерционной шкалы — к первым входам блока масштабного усиления и к вторым входам формирователя кода, к третьему входу которого подключены третий выход блока управления, четвертый и пятый выходы которого подключены соответственно к вторым входам блока коммутации и аналого-цифрового пре.образователя, при этом первый вход блока управления является входом внешней синхронизации передающей час ти устройства для кодирования звуковых сигналов с инерционным компандированием, а выходы формирователя кода являются информационными выходами передающей части устройства для кодирования звуковых сигналов с инерционным компандированием, на приемной стороне — последовательно соединенные входной регистр кода, первые входы которого являются информационными входами, а второй |зход входом внешней синхронизации приемной части устройства для кодирования звуковых сигналов с инерционным компандированием, цифроаналоговый преобразователь и первый экспандер, к управляющим входам которого подкл очены вторые выходы входного регистра кода, а также второй усилитель, выход которого является аналоговым выходом устройства для кодирования звуковых сигналов с инерционным компандированием, о т л и ч а ю щ е ес я тем, что, с целью повышения качества передачи путем уменьшения не.пинейных искажений, связанных с ограничением сигнала, на передающей стороне введены последовательно соединенные первый блок проверки разряцов на равнозначность, к входам которого подключены выходы формирователя кода, первый блок формирования сигнала перегрузки, к второму входу которого подключены первый выход бло ка дискретизации и хранения, и управляемый аттенюатор, к второму вхоцу которого подключен второй выход блока дискретизации и хранения, к третьему входу которого подключен шестой выход блока управления, к второму входу и седьмому, восьмому и девятому выходам которого подключе ны соответственно второй выход, третий, четвертый и пятый входы блока формирования кола инeрционной шкалы, к шестому входу которого подключен второй выход аналого †цифрово преобразователя, к третьему входу которого подключен десятый выход блока управления, к третьему и четвертому входам которого подключены третий и четвертый выходы анапого-цифрового преобразователя, и последовательно соединенные первый блок анализа кода шкалы, к входам которого подключены первые входы блока масштабного усиления, и первый блок формирования сигнала конца перегрузки, первый вход которого подключен к третьему входу первого блока формирования сигнала перегрузки, а второй вход и выход подключен к первому выходу и третьему входу управляемого аттенюатора, второй 1зьгход которого подключен к четвертому входу первого блока формирования сигнала перегрузки, при этом третий выход управляемого аттенюатора подключен соответственно к второму входу блока масштабного усиления и третьему входу блока коммутации, а к четвертому входу — третий выход блока формирования кода инерционной шкалы, на приемной стороне последовательно соединенные второй блок проверки разрядов на равнозначность, к входам которого подключены первые выходы входного регистра кода, второй блок формирования сигнала перегрузки, к второму входу которого подключен третий выход входного регистра кода и управляемый второй экспандер, к,зторому входу которого подключен выход первого экспандера, последовательно соедчненные второй блок анализа кода шкалы, к управляю— щим входам которого подключены вторые выходы входного регистра кода, и второй блок формирования сигнала конца перегрузки, к первому входу которого подключен третий вход второго блока формирования сигнала перегрузки, к четвертому входу которого подключен первый выход управляемого второго экспандера, второй выход и третий вход которого подключены соответственно к второму входу и выходу второго блока формирования сигнала конца перегрузки, а также блок начальной установки, выход ко- торого подключен к четвертому входу управляемого торого экспандера, 2-3 1356233 24 и последовательно соединенные блок входу которого подключен третий выэадержки, к входу которого подключен ход управляемого второго экспандера, третий выход входного регистра када, а к выходу — вход второго уси— и блок стробирования, к второму лителя.

13 >б233

2К

1356233

1356233 фце, 5

135б233

КЮ ШКОЛЫ (Anode &ЛЯ

Фце. Е

N doaodarr pop upodomenu И060

135 ?3 3

Уход

1нсшней синхд7 нмпции

1356233

i ve. 8 к тре пьемч 3итбу блуа 15

v ВоФу йпйаЮ

Г гг) т/

oo or

Истра ИШ

1О

1 356 . 3 ) ШЕ "1Ш""

Составитель Л. Тимошина

Техред Л.Сердюкова

Корректор 1. Муска

Редактор М, Циткина

Заказ 5813/55 Тираж 636

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписнсе

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4