Устройство приема сигналов с амплитудно-фазовой манипуляцией

 

Изобретение относится к электросвязи и м.б. использовано в устрвах многоканальной передачи данных для приема сигналов с амплитуднофазовой манипуляцией при изменении среднего уровня входного сигнала. Целью изобретения является повышение помехоустойчивости при изменении среднего уровня входного сигнала. Устройство содержит фазовый демодулятор 1, амплитудный компаратор 6, причем фазовый демодулятор 1 содержит решаюший блок 7, блок синхронизации 8 и синхронные детекторы 9. Введены последовательно соединенные коммутатор 2, управляемый аттенюатор 3, усилитель постоянного тока 4 и фильтр нижних частот 5. Устр-во по п. 1 отличается тем, что выходы синхронных детекторов 9 соединены с входами решающего блока 7, управляющие выходы которого подключены к управляющим входам блока синхронизации 8, выходы которого подключены к первым входам синхронных детекторов 9, 1 з.п. ф-лы, 1 ил. i (Л со ел С5 Ю 4;

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 Н 04 L 5/12

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3961393/24-09 (22) 05.10.85 . (46) 30.11.87. Бюл. М 44, (71) Московский авиационный институт им. Серго Орджоникидзе и Всесоюзный государственный проектно-изыскательный и научно-исследовательский институт нСельэнергопроектн (72) В.Е.Мартиросов, А,П.Гуськов,, Г.10.Белов и С.В.Березин (53) 621.396.41(088.8) (56) Авторское свидетельство СССР

1Ô 218244, кл. Н 04 L 5/12, 1966. (54) УСТРОЙСТВО ПРИЕМА СИГНАЛОВ С

АМПЛИТУДНО-ФАЗОВОЙ МАНИПУЛЯЦИЕЙ (57) Изобретение относится к электросвязи и м.б, использовано в устрвах многоканальной передачи данных для приема сигналов с амплитуднофазовой манипуляцией при изменении

„„SU„„1356247 А1 среднего уровня входного сигнала, Целью изобретения является повышение помехоустойчивости при изменении среднего уровня входного сигнала.

Устройство содержит фазовый демодулятор 1, амплитудный компаратор 6, причем фазовый демодулятор 1 содержит решаюший блок 7, блок синхронизации

8 и синхронные детекторы 9. Введены последовательно соединенные коммутатор 2, управляемый аттенюатор 3, усилитель постоянного тока 4 и фильтр нижних частот 5. Устр-во по п. 1 отличается тем, что выходы синхронных детекторов 9 соединены с входами решающего блока 7, управляющие выходы которого подключены к управляющим входам блока синхронизации 8, выходы которого подключены к первым входам синхронных детекторов 9. 1 з.п. ф-лы, 1 ил.

56247

t) -1 =К Ао(t)x

q(t) 1) входящий в.

7, реагирует

U (t), пода1

13

Изобретение относится к электро- . связи и может найти применение в устройствах многоканальной передачи данных для приема сигналов с амплитудно-фазовой манипуляцией при изменении среднего уровня входного сигнала.

Целью изобретения является повышение помехоустойчивости при изменении среднего уровня входного сигнала, На чертеже изображена структурноэлектрическая схема устройства.

Устройство содержит фазовый демодулятор 1, коммутатор 2 полярности, управляемый аттенюатор 3, усилитель

4 постоянного тока, фильтр 5 нижних частот и амплитудный компаратор 6, причем фазовый демодулятор 1 содержит решающий блок 7, блок Я синхронизации и синхронные детекторы 9.

Устройство работает следующим образом.

Входной сигнал устройства проходит

I через блок синхронизации 8, где освобождается от однократной информационной манипуляции фазы.

Синхронные детекторы 9 осуществляют детектирование амплитуды и фазы входного сигнала устройства. На выходах решающего блока 7 вырабатываются оценки двоичных сигналов, передаваемых соответственно по подканалам фазовой телеграфии, Блок 8 синхронизации с помощью управляющих сигналов, поступающих с решающего блока 7, формирует опорные колебания для синхроных детекторов 9.

Дальнейший анализ проводят для случая двух подканалов фазовой Фелеграфии.

Сигнал, поступающий на вход устройства (без учета шумов и других аддитивных помех), имеет вид:

s,„(е)= (SÄ (t) j OS (, -v(8, rt) S,())+

+ (ф (О где Б (t) = (— последовательность л двоичных символов, передаваемых по амплитудно-манипулированному подканалу;

А(Я„(t) )=А î(t) I S,(t5+1 (1-S „(t)) мгновенная амплитуда входного сигнала.

Здесь А (t) — флюк-о туирующая амплитуда входного сигнала;

2 отношение амплитуды разнопленных посылок при амплитудной манипуляции, 0< 1(1;

5 (A

8 (t) Я (с) = — последовательности двоичных символов, передаваемые по фазоманипулированным

10 подканалам, (8,,К), Б,()7=т/2Г28 ()+Я (г.) О+

9 Я, (С)7 — функция манийуляции

2 фазы. Здесь (3 операция суммирования

15 по модулю 2.

Блок 8 синхронизации формирует опорные колебания, подаваемые на первые входы синхронных детекторов 9.

Пусть на первый вход синхронно с де20 тектора 9 первого подканала фазового демодулятора 1 из блока 8 синхронизации подается опорное колебание

Uîï (") =U .„cos(tu t-3 /4+ V )

25 Если синхронный детектор 9 содержит последовательно соединенные перемножитель и фильтр нижних частот, то

U, () =КПвоп, АГБАР ()) сов (i (Я rt), S(p(Е))+ЗГ/4)=KU„„Af S (t))«, (2S ()— 1 )

«2 где U (t) — напряжение на выходе синхронного детектора 9;

К вЂ” коэффициент передачи синхронного детектора 9.

Из приведенного ныражения следует, что UÄ(t) зависит только от сигналов, передаваемых по первому фазоманипулированному подканалу и ами плитудно-манипулированному подканалу,и не зависит от сигнала, передаваемого по второму фазоманипулированному подканалу, Аналогично можно показать, что напряжение на выходе синхронного детектора 9 второго подканала фазового демодулятора не зависит от сигнала, передаваемого по первому фазоманипулированному подка50 налу.

Введем обозначение К = -- 11

К

В этом случае

Uc (t) =K A (S д ()2 <2Sq.,( (8„() -т(1-Я (t)11- L 2S

Так как пороговый блок состав решающего блока только на знак сигнала

1356?47 ваемого на его вход, то на первом выходе решающего блока 7 имеем оценку S"(t) сигнала S<(t), передаваемо1

1 го по первому фазоманипулированному подканалу. При достаточно большом отношении сигнал/нум на входе устройства можно считать, что SY(t)=

=Sv(t).

Коммутатор 2 полярности осуществляет операцию

11,(t)=U„,„(И2S„„,(t)-11, где U (t) - выходное напряжение комk мутатора 2 полярности;

U„ „(г.) — напряжение, подаваемое на сигнальный вход комму-! татора 2 полярности;

S (t) — логический сигнал подаупр

t ваемый на управляющий вход коммутатора 2 полярности.

В рассматриваемом устройстве

U„,() =U„(t), S,„„,,() = S,(), S, () =

1 т

Следовательно, U () =K Aî(t) f Sp ()+ tI-S„(t)3)

"(2Я (t) 1) Z .

V1

Так как S (t) может принимать только два значения (О или 1), то (2S (t)-1) =1

Таким образом, 11 (t ) =K А (t) 1 Я (t )+ Р fI-Б„(С)) =

K A0,(t) rrpH HA=1

К А (t ). f при Б,1 = 0

Амплитудный компаратор 6 различает случаи SA(t)=1 и Яд(й)=0, т.е. формирует оценку Я „(С) сигнала Я A(t) °

Предположим, что на вход амплитудного компаратора 6 подано пороговое напряжение IJ, требуемое для пор обеспечения наибольшей помехоустойчивости амплитудно-манипулированного. подканала. В этом случае при достаточно большом отнонении сигнал/шум на входе устройства можно считать, что Я ()=Я,1(с).

Отметим, что при любом критерии оптимальности и достаточно большом отношении сигнал/шум на входе устройства IJ < линейно зависит от амплитуды несущей входного сигнала

А (1) .

Таким образом, U <(t) =аА,(t), поР где а — коэффициент, зависящий от выбранного критерия оптимальности

Управляемый аттенюатор 3 осуществляет операцию

Uyg t) =IJ y4 $11(t) I s yap(t ) K1+ t I s yap(t)3 K z J

5 f U„„>„(t)K1,при ЯУ Р() 11 gt)K при Я,«(t)=0 е где 11 (t) — напряжение на выходе упУА равляемого аттенюатора 3;

11„„ ц„ — напряжение, подаваемое на первый вход управляемого аттенюатора 3;

Я „ () — логический сигнал, подаваемый на второй вход управляемого аттенюатора 3.

В рассматриваемом устройстве

Uy4 8 (t ) =I J p (t ) S yap (t )=- Я „(), Я „() =

=Я (с) . Следовательно, IJ>A(t) =

=к Ao(t)fsA(t)+EfI-sA(t)j3 f ядЖк +

+(1-Я„(t))к ) =K A (t)jЯ (t)к +7.(1-я„(с)) к,).

Выберем К, L К =1. Так как

25 Я (й) может принимать только два зна-. чения (О или 1 ), то Я (1)К1+1 1.1

-S (t) 3 K,== E.

Таким образом, UyA(t) =К ЯА (t) °

Выберем коэффициент передачи К и

30 фильтра 5 нижних частот равным а/К $, а полосу пропускания фильтра 5 нижних частот — не уже ширины спектра флюктуаций амплитуды несущей входного сигнала устройства. В этом случае

З5 11 „„(t) =11 () К „„=аА (t) =Б, где U — напряжение на выходе фильтфк 1 ра 5 нижних частот.

Следовательно, на первом входе амплитудного компаратора 6, соединенным с выходом фильтра 5 нижних частот, имеется пороговое напряжение UpOpс требуемое для обеспечения наибольшей помехоустойчивости амплитудно45 манипулированного подканала. Так как полоса фильтра 5 нижних частот не связана со скоростью передачи информации, то устройство позволяет осуществлять передачу информации с быстрыми флюктуациями амплитуды несущей (замираниями).

Формула изобретения

1. Устройство приема сигналов с амплитудно-фазовой манипуляцией, содержащее фазовый демодулятор и ам плитудный компаратор, выход которого является вь|ходом амплитудно-манилу

1356247

6 ным и управляющим входами коммутатора полярности.

Составитель О,Андрушко

Редактор М.Бандура Техред M.Õîäàíè÷

Корректор Л,Пилипенко

Тираж 636 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 5814/56 Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 лированного подканала устройства, входом и выходами фазоманипулирован ных подканалов которого являются соответственно вход и информационные выходы фазового демодулятора, о т5 л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости при изменении среднего уровня входного сигнала, введены последовательно сое- 1 диненные.. коммутатор полярности, управляемый аттенюатор, усилитель постоянного тока и фильтр нижних частот, выход которого подключен к первому входу амплитудного компаратора, второй вход и выход которого соединены соответственно с выходом коммутатора полярности и вторым входом управляемого аттенюатора, дополнительный выход и один из информационных выходов шазового демодулятора соединены соответственно с сигналь2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что фазовый демодулятор содержит решающий блок, блок синхронизации и синхронные де текторы, выходы которых соединены с входами решающего блока, управляющие выходы которого подкЛючены к управляющим входам блока синхронизации, выходы которого подключены к первым входам синхронных детекторов, вторые входы которых, а также сигнальный вход блока синхронизации являются входом фазового демодулятора, информационными выходами которого являются выходы решающего блока, а выход соответствующего синхронного детектора является дополнительным выходом фазового демодулятора.