Многоканальное устройство приоритета

 

Изобретение относится к приоритетным схемам устройств для программного управления ЦВМ и может быть использовано для организации доступа к коллективно используемому ресурсу вычислительных машин с равноприорнтетной очередностью обращения. Цель изобретения - расширение функциональных возможностей за счет беспрерьшного обслуживания запросов с различным требуемым временем обслуживания . Устройство имеет каналы, каждый из которых содержит первый триггер 2, элемент И-НЕ 3, злемент ИЛИ 4, первый элемент И 5, элемент НЕ 6, второй триггер 7, второй элемент И 8. В устройстве реализуется дисциплина обслуживания , при которой обеспечивается равномерное гарантированное обслулшвание всех ранее поступивших запросов без прерывания их обслуживания при поступлении запросов с более высоким приоритетом. 1 ил. П

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (su 4 С 06 Р 9/46

12 Ц

9г ог

1 213 1г

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4098013/24-24 (22) 20.05.86 (46) 23.12.87. Бюл. И- 47 (72) В.С.Непутин (53) 681.325(088.8) (56) Авторское свидетельство СССР

N- 1148030, кл. С 06 F 9/46, 1983.

Авторское свидетельство СССР

1067503, кл. G 06 F 9/46, 1982. (54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ПРИОРИТЕТА (57) Изобретение относится к приоритетным схемам устройств для программного управления ЦВИ и может быть использовано для организации доступа к коллективно используемому ресурсу вычислительных машин с равноприори„,SU» 1361552 А 1 тетной очередностью обращения. Цель изобретения — расширение функциональных возможностей за счет беспрерывного обслуживания запросов с различным требуемым временем обслуживания. Устройство имеет каналы, каждый из которых содержит первый триггер 2, элемент И-НЕ 3, элемент ИЛИ 4, первый элемент И 5, элемент НЕ 6, второй триггер 7, второй элемент И 8. В устройстве реализуется дисциплина обслуживания, при которой обеспечивается равномерное гарантированное обслужи- вание всех ранее поступивших запросов беэ прерывания их обслуживания при поступлении запросов с более высоким

Ю приоритетом. 1 ил.

1361552

Изобретение относится k приоритетным схемам устройств для программного управления цифровых вычислительных машин и может быть использовано для организации доступа к коллективно используемому ресурсу вычислительных машин с равноприоритетной очередностью обращения.

Цель изобретения — расширение функ-10 циональных возможностей эа счет беспрерывного обслуживания запросов с различным требуемым временем обслу-. живания.

На чертеже представлена структур- 15 ная схема устройства.

Устройство содержит каналы 1, каждый пз которых содержит первый триггер 2, элемент И-HE 3, элемент ИЛИ 4, первый элемент И 5, элемент HE 6, 20 второй триггер 7, второй элемент И 8, запросный 9 и ответный 10 входы, разрешающий выход 11 устройства, первый

12 и второй 13 тактовые входы, вход

14 установки нуля, вход 15 логической единицы устройства, первый расширяющий выход 16, второй расширяющий выход 17 устройства, входы 18 и выходы 19 обнуления каналов, входы 20 и выходы 21 запрета каналов, прямой вы- 30 ход 22 первого триггера 2, С-вход 23 и Я -вход 24 второго триггера 7 канала, Устройство работает следующим образом. 35

В исходном состоянии (при отсутствии запросов на запросных входах 9 устройства) триггеры 2 и 7 всех каналов 1 устройства находятся в нулевом состоянии. На I âõîäå триггЕра 40

7 каждого канала поддерживается нулевой уровень с прямого выхода соответствующего триггера 2, íà K-входе— единичный уровень с выхода соответствующего элемента НЕ 6 ° Нулевой уро- 45 вень с прямого выхода триггера

7 в каждом канале поступает на разрешающий выход 11, указывая на отсутствие разрешения на обслуживание запросов, и на один из входов 60 элемента ИЛИ 4, благодаря чему сигнал нулевого уровня с установочного входа 14 устройства проходит через цепочку элементов ИЛИ 4, образованную соединением выхода 19 обнуления предыдущего с входом 18 обнуления последующего каналов, и подается на один из входов элемента И-НЕ 3 в каждом . канале, запрещая тем самым прохождение импульсов второго тактового сигнала с входа 13 устройства через элемент И-HE 3. При этом на R-входе триггера 7 каждого канала подцерживается единичный уровень с выхода соответствующего элемента И-НЕ 3. Единичный уровень с инверсного выхода триггера 7 в каждом канале поступа| ет на один из входов элемента И 8, разрешая тем самым прохождение сигнала единичного уровня с входа 15 логической единицы устройства через цепочку элементов И 8, образованную соединением выходы 21 запрета последующего с входом 20 запрета предыдущего каналов, на один из входов элемента И 5 в каждом канале. При этом разрешено прохождение импульсов ггервого тактового сигнала с входа II2 устройства через элемент И 5 на Свход триггера 7 в каждом канале. Поскольку на I-входе триггера 7 поддерживается нулевой уровень, а на К-входе — единичный, с приходом каждого очередного импульса первого тактового сигнала на С-вход подтверждается нулевое состояние триггера 7 в каждом канале.

При поступлении в каком-либо такте группы запросов на запросные входы 9 устройства триггеры 2 соответствуюших каналов устанавливаются в единичное состояние, на I-входах триггеров 7 этих каналов устанавливается единичный уровень с прямых выходов триггеров 2, а на К-входахнулевой уровень с выходов элементов

НЕ 6 соответствующих каналов. По приходу очередного импульса первого тактового сигнала на тактовый вход 12 устройства (по его заднему фронту) устанавливаются в единичное состояние триггеры 7 каналов, принявших запросы на триггеры 2, При этом единичный уровень с прямого выхода триггера 7 канала, обладающего наибольшим приоритетом среди каналов, принявших запросы, через цепочку элементов ИЛИ 4 передается на один из входов элемента И-НЕ 3 всех последующих (менее приоритетных) каналов, разрешая тем самым прохождение второ

ro тактового сигнала с входа 13 устройства через элемент И-HE 3 íà R-вход триггера 7 в каждом иэ этих каналов.

По приходу очередного импульса второго тактового сигнала на такто61552

3 13 вый вход 13 устройства он проходит через элемент И-НЕ 3 íà R-вход триггера 7 во всех каналах, обладающих меньшим приоритетом по сравнению с каналом, обладающим наибольшим приоритетом среди каналов, принявших запросы, и устанавливает в нулевое состояние триггеры 7 этик каналов. При этом в единичном состоянии будет находиться триггер 7 только в канале, имеющем наивысший приоритет среди каналов, принявших запросы. Единичный уровень с прямого выхода триггера 4 выбранного канала поступает на соответствующий разрешающий выход

ll устройства в качестве сигнала разрешения обслуживания выбранного запроса. Нулевой уровень с инверсного выхода триггера 7 выбранного канала через цепочку элементов И 8 передается на один из входов элемента И 5 всех предшествующих (более приоритетных) каналов, запрещая тем самым прохождение первого тактового сигнала с входа 12 устройства через элемент

И 5 на C-вкод триггера 7 в каждом из этих каналов, Этим обеспечивается блокировка переписи всех вновь поступающих запросов, обладающих более высоким приоритетом по сравнению с выбранным, до окончания обслуживания выбранного запроса °

Обслуживание выбранного запроса продолжается до появления ответного сигнала на соответствующем ответном входе 10 устройства. По приходу от-! ветного сигнала в обслуживаемый канал первый триггер 2 этого канала устанавливается в нулевое состояние.

При этом в обслуживаемом канале на прямом выходе первого триггера 2 устанавливается нулевой, а на выходе элемента НЕ 6 — единичный уровни, за счет чего второй триггер 7 обслуживаемого канала по I- и К-входам оказывается подготовленным к выключению. Однако до поступления очередного первого тактового сигнала на первый тактовый вход 12 устройства второй триггер 7 обслуживаемого канала остается в единичном состоянии.

При этом сигнал нулевого уровня с инверсного выхода этого триггера продолжает блокировать по одному из входов элементов И 5 прохождение первого тактового сигнала через элементы И 5 на С-входы вторых триггеров 7, а следовательно, и перепись информации из

45 первых триггеров 2 во вторые триггеры 7, в каналах, приоритет которых выше, чем обслуживаемый канал, но запросы в которые поступили позднее, чем первоначально поступившая группа запросов. Благодаря этому вновь поступившие запросы более высокого приоритета не оказывают влияние íà IIoc ледовательность обслуживания запросов с меньшим приоритетом, первоначально записанньм в первые триггеры 2 соответствующих каналов. По заднему фронту очередного импульса первого тактового сигнала на первом тактовом входе 12 устройства устанавливается в нулевое состояние второй триггер 7 обслуживаемого канала и осуществляется выбор нового запроса на обслуживание среди запросов, хранящихся в первых триггерах 2 каналов с более низким приоритетом, чем только что обслуженный, аналогично описанной выше процедуре выбора первого запроса из группы первоначально поступивших запросов.

После окончания обслуживания запроса с наименьшим приоритетом среди запросов, хранящихся в первых триггерах 2 устройства, снимается запрет на прохождение первого тактового сигнала через элемент И 5 на Свход второго триггера 7 и разрешается прохождение второго тактового сигнала через элемент И-НЕ 3 на Квход второго триггера 7 в каждом канале устройства. При этом устройство готово для выбора наиболее приоритетного запроса среди вновь поступивших запросов, хранящихся в первых триггерах 2 устройства. На этом заканчивается один цикл обработки запросов, поступивших в устройство, и начинается новый цикл, аналогичный описанному.

Формула изобретения

Многоканальное устройство приоритета, содержащее в каждом канале два триггера и два элемента И, причем в каждом канале вход установки в "1" первого триггера является соответствующим запросным входом устройства, вход установки нуля первого триггера является соответствующим ответным входом устройства, прямой выход первого триггера соединен с I-входом второго триггера, прямой выход второго тригге5 1361552 6 ра является соответствующим разреша- И-НЕ и первый вход элемента ИЛИ перющим выходом устройства, С-вход вто- вого канала является входом установрого триггера соединен с выходом пер- ки нуля устройства, вторые входы элевого элемента И, первый вход которо- : ментов И-НЕ и первые входы элементов

ro соединен с первым тактовым входом 5 ИЛИ j-ro (j=2,...,n) канала соединены устройства, инверсный выход второго с выходом элемента ИЛИ (j-1)-ro катриггера соединен с первым входом нала, вторые входы элементов ИЛИ в второго элемента И, выход которого каждом канале соединены с прямым высоединен с вторым входом второго эле- ходом второго триггера, выход элеменмента И (i+I)-ro канала (i=1 п,n - >0 та ИЛИ и-ro канала является первым число запросов), второй вход второго расширяющим выходом устройства, выэлемента И и-го канала соединен с ход элемента И-НЕ в каждом канале входом логической единицы устройства, соединен с R-входом второго триггео т л и ч а ю щ е е с я тем, что„ ра, вход элемента HE в каждом канас целью расширения функциональных 15 ле соединен с прямым выходом первозможностей за счет беспрерывного ваго триггера, выход элемента НЕ в обслуживания запросов с различным тре- каждом канале соединен с К-входом буемым временем обслуживания, в каж- второго триггера, второй вход перво- дый из каналов введены элемент И-НЕ, го элемента. И p-ro канала (p=l,n-!) элемент ИЛИ, элемент НЕ, причем пер- 20 соединен с выходом второго элемента вые входы элементов И-HE в каждом ка- И (р+1)-го канала, выход второго эле- нале соединены с вторым тактовым вхо- мента И в первом канале является втодом устройства, второй вход элемента рым расширяющим выходом устройства.

Составитель Г.Пономарева

Редактор В.Бугренкова Техред A.Кравчук " Корректор Л.Патай

Заказ 6291/48 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие,г.Ужгород,ул.Проектная,4