Цифроаналоговый преобразователь с автокалибровкой

 

Изобретение относится к вычислительной технике и может быть использовано для построения прецизионных цифроаналоговых преобразователей. Цель изобретения - повышение точности с одновременным упрощением устройства . Устройство содержит делитель 1 напряжения, умножающий цифроаналоговый преобразователь 2, m коммутаторов 3, -буферные усилители 4 инвертор 5, сумматор 6, блок 7 весовых резисторов , два компаратор,а 8, 9 и про- 1граммный блок 10. Введение в устройство умножающего цифроаналогового преобразователя 2 и двух компараторов 8, 9, обеспечивающих прямую компенсацию напряжения ошибки младшими разрядами умножающего цифроаналогового преобразователя, позволяет повысить точность преобразования и упростить устройство. 2 ил. с € (Л Bxpff опорного напряжения Вмод ОО о: o uzJ

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (б1) 4 Н 03 M 1/66

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ВяпР опорн июля сия

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4091091/24-24 (22) 14.07.86 (46) 23.12.87. Бюл. Р 47 (72) А.А.Антоновский (53) 681.325(088.8) (56) Балашов Е.П. и др. Микро- и миниЭВМ. — Л.: Энергоатомиздат, 1984.

Калибратор-вольтметр универсаль-, ный .В1-28. Техническое описание Хв

2.085.024 ТО, 1984. (54) ЦИФРОАНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ

С АВТОКАЛИБРОВКОЙ (57) Изобретение относится к вычислительной технике и может быть использовано для построения прецизионных цифроаналоговых преобразователей.

„„SU„„1361720 А1 Цель изобретения — повышение точности с одновременным упрощением устройства. Устройство содержит делитель 1 напряжения, умножающий цифроаналоговый преобразователь 2, m коммутаторов 3, буферные усилители 4 инвертор 5, сумматор 6, блок 7 весовых резисторов, два компаратора 8, 9 и про,граммный блок 10. Введение в устройство умножающего цифроаналогового преобразователя 2 и двух компараторов

8, 9, обеспечивающих прямую компенсацию напряжения ошибки младшими pasрядами умножающего цифроаналогового преобразователя, позволяет повысить точность преобразования и упростить устройство. 2 ил.,1361720

Изобретение относится к вычислительной технике и может быть использовано для построения прецизионных цифроаналоговых преобразователей.

Цель изобретения — повышения точности с одновременным упрощением уст ройства.

На фиг.1 представлена функциональ- ная схема преобразователя; на 10 фиг.2.1-2.4 — алгоритмы работы устройства в режиме калибровки и в режиме измерения.

Преобразователь (фиг.1) содержит делитель 1 напряжения, умножающий 15 цифроаналоговый преобразователь (ЦАП)

2, m коммутаторов 3, буферные усилители 4, инвертор 5, сумматор 6, блок

7 весовых резисторов, два компаратора 8 и 9 и программный блок 10. 20

Преобразователь работает следующим образом, С помощью программного блока 10 задается один из режимов работы: калибровка или измерение. Режим калиб- 25 ровки: I — получение компенсирующих кодов для калибровки нулевого уровня и линейности характеристики устройства, II — получение калибровочного коэффициента для калибровки обш"..го З0 коэффициента преобразования устройства, III — режим измерения с одновременным формированием скорректированного кода, на основе результатов, полученных в режимах и II.

Режимы I u II выполняются предварительно, полученные при их выполнении коды и коэффициенты используются для коррекции кода, поступающего на устройство в рабочем режиме (режим 40

III)-. Режимы I u II выполняются периодически. Критерием, определяющим периодичность их выполнения, является величина временного изменения параметров делителя напряжения, блока ве- 45 совых резисторов, дрейфа нулевого уровня узЛов устройства.

Основой процедур I u II является подпрограмма получения компенсирующего кода (фиг.2.1). Процесс получения компенсирующего кода основан на известном методе поразрядного приближения с использованием перемножающего

ЦАП 2 и компаратора 9.

Для получения компенсирующего ко55 да U коммутаторы 3 и 3 устанавлива1 ются в положение 1В, на ЦАП 2 подается компенсирующий код U и далее выполняется подпрограмма получения компенсирующего кода. Операция, выПри выполнении этой подпрограммы одновременно осуществляются операции: компенсация ошибки и получение кода, необходимого для этой компенсации.

Подпрограмма получения компенсирующего кода на примере получения компенсирующего кода нулевого уровня, U работает следующим образом: коммутаторы 3 и 3,,ЦАП 2 устанавливаются в положение ОВ. На выходе устройства выделяется сигнал ошибки, характеризующий сдвиг нулевого уровня устройства. Компаратор 9 в этот момент указывает полярность ошибки (сдвига нулевого уровня). Далее происходит собственно компенсация напряжения ошибки. Предположим для определенности, что полярность ошибки отрицательная.

Первым тактом включается старший (11-й) разряд ЦАП 2, при этом на вход сумматора 6 подается напряжение ком- . пенсации, противоположное по поляр- . ности напряжению ошибки. Компаратор 9 в этом такте указывает полярность напряжения ошибки после компенсации старшим разрядом ЦАП 2, а также указывает старший разряд искомого кода ошибки. Таким образом, если напряжение компенсации по абсолютной величине больше напряжения ошибки, то старший разряд кода ошибки равен "0", а если меньше, то "1". Вторым тактом включается следующий по старшинству

10-й разряд ЦАП 2, а на 11-й разряд подается найденный в предыдущем такте старший разряд кода ошибки. Компаратор 9 в этом такте указывает на

t полярность напряжения ошибки после компенсации двумя старшими разрядами ЦАП 2, а также указывает на искомый (10-й) разряд кода ошибки..

Таким же образом происходит компенсация и в следующих тактах младшими разрядами ЦАП 2. Полностью компенсация заканчивается за 11 тактов. (Если известен максимально возможный код ошибки, компенсацию можно начинать не с 11 разряда, а с разряда, соответствующего разрядности возможного кода ошибки). Блок-схема алго" ритма подпрограммы получения компен-. сирующего кода для технической реализации ЦАП с автокалибровкой для

n = 3, m = 2, k = 11, приведена на фиг.2.1..1 361 I 20 где U, — напряжение, поступающее на сумматор 6 по каналу коммутатор 3 — буферный элемент 4 — инвертор 5;

U» — напряжение, поступающее на сумматор по каналу коммутатор 3 — буферный элемент 4 .

Подстрочный индекс показывает к како15 му выводу делителя 1 напряжения подключен открытый канал коммутаторов 3 или 3 .

Если на данном этапе напряжение

U принять за опорное, то код U физически можно интерпретировать как код, который необходимо сложить с кодом, подаваемым на ЦАП 2, чтобы приI вести напряжение U в соответствие

16 с опорным.

Для получения компенсирующего кода U (фиг.2.2) коммутатор 3 устанавливается в положение 1В, коммутатор 3 в положение ОВ, ЦАП 2 в положение соответствующее выходному на»

30 пряжению 8В плюс код Uо, и далее выполняется подпрограмма получения компенсирующего кода. Операция, выполняемая на этом этапе, может быть определена следующей формулой:

Ц 66 Цзв

Ц ° к

Ч»

Uo» Ц4

Цо» Ц5 к

ЦФЬ Ц46 Ц»» к

U6s — U66 — Цв

Цвв цдв Ц2 Д16 6» 6

Ц °

7»

U46 46

Ц1 Ц6 0» 7

Ц

k f

76 . 66 8Ь ЦЯП

Цо» Ц8 к

Ц76 7Ь 8

6 8 Й4П + UÇ+ U2+ Ц

Получение компенсирующего кода выполняется по той же подпрограмме, что и в процедуре I, за исключением того, что на этот раз анализируется выход компаратора 8. При этом происходит сравнение входного и выходного напряжения устройства в целом. Операция, выполняемая на этом этапе, может быть определена следующей, формулой:

0 0„ „Ц -0 -0 „„„-0 -0 - 0 полняемая на этом этапе, может быть определена следующей формулой:

U66 U76 0 6 Нап

U6 = U46 Цвв Цвв Н86

k I

U68 U se U 86 науй

Компенсирующие коды запоминаются в ОЗУ программного блока 10 и на этом процедура получения калибровочных ко- 5О дов для калибровки нулевого уровня и линейности заканчивается.

В процедуре II — получении калибровочного коэффициента для калибровки общего коэффициента преобразования коммутатор 3 устанавливается в положение ОВ, коммутатор 3 в положение

7В, ЦАП " в положение, соответствующее сумме

U = U — U

»6 ов 66Н46 о

Код U. физически можно интерпретировать как код, который необходимо сложить с кодом, подаваемым на ЦАП 2, чтобы привести напряжение U 66 Н4 в

66 Н4П соответствие с опорным U

Для получения компенсирующего кода

U коммутатор 3 устанавливается в положение 2В, коммутатор 3 в положение 1В, ЦАП 2 в положение, соответ ствующее сумме

Цввн4п Цг Ц 0 и далее выполняется подпрограмма получения компенсирующего кода. . Операция, выполняемая на этом эта-. пе, может быть определена следующей формулой: к

"в Ц в "16 Цввн4 U Ц о

Если установить коммутаторы 3 и 3 ! в положение 2В, то результирующий компенсационный код U будет .равен

Цв — Ц26 Ц26 Ц е

Код U физически можно интерпрети6 ровать как код, который необходимо сложить с кодом, подаваемым на. ЦАП 2, чтобы привести напряжение Ц »6 в соответствие с 2U„6 .

Аналогично получают остальные компенсирующие коды, определяемые формулами

1361720

Отдельные узлы и блоки могут быть реализованы следующим образом.

Делитель напряжения может быть вы5 полнен на сборке резисторов типа С229В, коммутаторы — на микросхемах

59ОКН6, умножающий ЦАП вЂ” на микросхеме 572ПА2, буферный усилитель, инвертор, сумматор и компараторы могут быть реализованы на операционных усилителях, например, 140УД17А. Программный блок 10 в данной реализации выполнен на стандартном микропроцессор- ном комплекте 580 серии, связь кото5 рого с остальными узлами устройства осуществляется через универсальную интерфейсную микросхему 58ОИК55. Такое выполнение программного блока 10 обусловлено использованием последнего в составе измерительной системы, в которой указанный микропроцессорный комплект выполняет функции общего .блока управления и вычисления.

Введение в устройство умножающего

ЦАП 2 и двух компараторов 8 и 9, обеспечивающих прямую компенсацию напряжения ошибки. младшими разрядами умножающего ЦАП, позволило повысить точность преобразования и упростить уст0 ройство. сирующих кодов вносится коррекция, учитывающая следующие возможные погрешности устройства: сдвиг нулевого уровня, нелинейность всех элементов устройства, погрешность устройства коэффициента передачи.

Для устранения погрешности коэффициента передачи используются компЕнсирующие коды U 2 и U 9, показывающие с какой полярностью и на сколько отличаются максимальные значения, выдаваемые с ЦАП 2 (младшие 11 разря- 2 дов) и всего устройства в целом соответственно."

Для устранения сдвига нулевого уровня используется компенсирующий код U,. B зависимости от того, .акой вход подключен к коммутатору 3 (старшие 3 разряда), выбирается соответствующий компенсирующий код U;.

Значение кода, подаваемого на ЦАП

2, таким образом, будет равно сумме

Следует отметить, что для достижения необходимо диапазона преобразования умножающий ЦАП 2 включается в режиме четырехквадратного перемножения, например, таким образом, что

-4 В, 0 В, +4 В, +8 В, +;2 В.

Код U> физически можно интерпретировать как код, показывающий разность между истинным и реальным значениями выходного напряжения при коэффициенте передачи устройства ЦАП, равном 1.

Код U заносится в ОЗУ програм9 много блока 10 и на этом процедура II заканчивается.

Процедура III заключается в коррекции кода, поступающего для исполнения на устройство в рабочем режиме. На этом этапе с помощью компен09 1 U2N

+ — — — — + U + U

2 4 — 1 2 1 l î> где N — код, поступивший для исполнения, 11 младших разрядов кода;

U — компенсирующий код, соответствующий включенному входу компаратора 3

U — компенсирующий код нулевого о уровня.

На коммутатор 3 подается код трех старших разрядов исходного кода N, код 0000...0 соответствует код 0100...0 соответствует код 1000...0 соответствует код 1100...0 соответствует код 11!1.. ° 1 соответствует формулаизобретения

Цифроаналоговыи преобразователь с автокалибровкой, содержащий программный блок, блок весовых резисторов, ш-коммутаторов, резистивный делитель напряжения, первый вход которого является входной шиной опорного напряжения, второй вход подключен к шине нулевого потенциала,,а выходы соединены с соответствующими информационными входами каждого i-ro коммутатора, выход i ãî коммутатора, кроме первого, через i-й буферный усилитель, кроме первого, подключен к му, кроме первого, входу блока весовых резисторов, выход которого соединен с входом сумматора, выход которого является выходной шиной, выход первого коммутатора через первый буферный усилитель соединен с входом инвертора, управляющие входы каждого коммутатора. соединены с соответствующими выходами программного блока, отличающийся тем, что, с целью повышения точности с одновременным упрощением, в него введены умножающий цифроаналоговый преобразова1361720

Начало

Комм, у сося Оо коими у Ф сост О цлп 2ососли оин. coem. коми Г cocm ЯИ

@Ап2 о сост. ин о и ие ао

Получ, комп. кода 5

Получ. комп кода Uo они.З cocm Ы амму ососм, Ю

ЛП2 осост, g + / ф

Иомм, Я сост коим. у d cocm 18 цАп осост U,, Получ. комп ! кода 0, Получ, комп.. кода Йн ломи, 3 coem. номи.d cocm.dd цЛП2 сост. инолкмиси ар комн Я дсост 18

Моим. 3 о сост ОВ ф4П2 РСостПЛО

Получ. качи. кода U луч. каип, кода U2

Комм,3 cocm. 78 и. Уо сост, И улП2 Фспс

Комм Я, сост 28 номи 3 cocm И алп2 dcocm и iu è ü

Получ, комп кода и

Получ. Комл. наЬ Ю комм 3, сост З комн. р 6 сост цлп2 d cocm. ао ло п2+ан +ао

Получ. комп. кода й>

Фиг.2.1 тель, первый и второй компараторы, первые входы которых объединены и подключены к выходу сумматора, вторые входы первого и второго компараторов подключены соответственно к входной шине опорного напряжения и к шине нулевого потенциала, а выходы соединены соответственно с первым и вторым входами программного блока, (ш+1)-е вы- 1п ходы которого соединены с соответствующими управляющими входами умножающего цифроаналогового преобразователя, вход опорного напряжения которого соединен с входной шиной опорного напряжения, а выход подключен к (m+1)-му входу блока весовых реэисторов, первый вход которого соединен с выходом инвертора.

1361720

Фиг. 2.Ф

Фиг.83

Составитель Н.Капитанов

Техред И.Попович Корректор M-Пожо

Редактор Е.Папп

Заказ 6304/57 Тираж 900 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4