Устройство для отображения графической информации на экране растрового дисплея

 

Изобретение относится к вычислительной технике и может быть использовано в устройствах отображения информации с растровой разверткой, изобретения - повьшение надежности устройства путем устранения искажений изображения в моменты записи информации - достигается введением блока 1 буферной сверхоперативной памяти и соответствующих функциональных связей. В предлагаемом устройстве считывание графической информации из блока 4 оперативной памяти в формирователь 5 видеосигнала происходит постоянно, если запись из ЭВМ совпаi (Л со а оо со

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

А1 (19) (И) a)) 4 G 06 F 3 153 ф, »,о а.,; у а;

ЮЦЦЦ7„, t

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ЬТОРСКОМЪ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ. ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3940427/24-24 (22) 05. 08. 85 (46) 30. 12.87. Бюл. У 48 (71) Московский институт электронной техники. (72) Л.Н.Преснухин, В.А.Бархоткин, А.А.Шишкевич, В.С.Безобразов, В.Ю.Сохранов, Б.Н.Ларин и,А.В Мякотин (53) 681.327.11(088.8) (56) Авторское свидетельство СССР

У 857970, кл. G 06 F 3/153, 1978.

Бахмацкий В.Д., Белый В.Г., Большинский С.M. Оранский Л.Г., Полтава А.Н. Графическая приставка к растровому знаковому дисплею—

Приборы и техника эксперимента. 1984, У 2. (54) УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ГРАФИЧЕСКОЙ ИНФОРМАЦИИ НА ЭКРАНЕ РАСТРО.ВОГО ДИСПЛЕЯ (57) Изобретение относится к вычислительной технике и может быть использовано в устройствах отображения информации с растровой разверткой.

Цель изобретения — повышение надежности устройства путем устранения искажений изображения в моменты записи информации — достигается введением блока 1 буферной сверхоперативной памяти и соответствующих функциональных связей. В предлагаемом устройст" ве считывание графической информации из блока 4 оперативной памяти в формирователь 5 видеосигнала происходит постоянно, если запись из ЭВМ совпа1363! 79 ла по времени со считыванием из блока 4 оперативной памяти, то осуществляется задержка записи из ЭВМ в

Изобретение относится к вычислиЮ тельной технике и может быть использовано в устройствах отображения информации с растровой разверткой.

Цель изобретения — повышение надежности устройства путем устранения искажений изобретения в моменты перезаписи информации.

На фиг.1 представлена схема предлагаемого устройства; на фиг.2— функциональная схема блока управления; на фиг.3 — функциональная схема блока сопряжения; на фиг.4 — принципиальная схема формирователя видео- !г, сигнала; на фиг.5 — временные диаграммы работы блока управления; на фиг.6 — временная диаграмма работы блока сопряжения; на фиг. 7 и 8— функциональная схема блока буферной сверхоперативной памяти.

Устройство содержит блок 1 буферной сверхоперативной памяти, первый вход-выход которого является управляющим выходом-входом 2 устройства 26 и соединен с интерфейсом 3 ЭВМ, блок

4 оперативной памяти, формирователь

5 видеосигнала, блок 6 управления и блок 7 сопряжения, первый вход которого является информационным входом 30

8 устройства.

Блок 6 управления содержит D-триггеры 9-12, счетчик 13 и генератор элементы НЕ 15-17, элементы И 18 и

19, элементы И-НЕ 20-23 и дифференцирующую цепочку 24. Блок 7 сопряжения содержит D-триггеры 25 — 29, дешифратор 30 адреса, шинный формирователь

31, элементы И-HE 32-35, элементы

НЕ 36 и 37, -элемент И 38.

Формирователь 5 видеосигнала содержит сдвиговый регистр 39; элемент

НЕ 40, элементы И-НЕ 41-44 и сдвиговый регистр 45.

Блок буферной сверхоперативной памяти содержит регистры-счетчики 4648, дешифраторы 49-54, элементы И 55блок 4 до окончания считывания из блока и формирователь 5. 1 з.п. ф-лы, 8 ил.

64, элементы 2И-ИЛИ 65г70, регистрсчетчик 7! счетчики 72 и 73.

Устройство работает следующим образом.

Весь цикл работы разбит на две чередующиеся фазы: первая фаза — считывание из блока 4 байта графической информации в формирователь 5 цидеосигнала, и вторая фаза — в течение которой разрешен обмен между блоком

4 и 3ВМ (не показана) через блок !.

Фаза определяется логическим уровнем на первом выходе блока 6 управленйя

"0" — 2-ая фаза, "1" — 1-ая фаза.

Работа устройства синхронизируется кадровыми и строчными синхроимпульсами контроллера символьного дисплея (не показан) на первый и второй входы 74 и 75 блока 6 управления.

С приходом кадрового синхроимпульса (вход 75) на пятом выходе 76 блока 6 формируется импульс записи WC таким образом соответствующий регистр-счетчик блока 1 обнуляется (четвертый выход 77 подключен к сигналу iI011) . Далее с наступлением первой фазы происходит следующее. На выходах 78 и 79 блока 6 вырабатываются сигналы низкого уровня, таким образом младший байт регистра-счетчика через выход 80 подключается к адресному входу блока 4, одновременно на выходе 81 блока 6 формируется управляющий сигнал считывания, с приходом следующего такта частоты Е на выходе 79 блока 6 устанавливается вы- . сокий потенциал, а на выходе 82— низкий, подключая теперь к входу адреса блока ч старший байт регистрасчетчика через выход 83, на выходе

81 блока 6 формируется второй управляющий сигнал для блока 4; через не— которое время, необходимое для появления информации на выходе 83 блока

4, на выходе 84 блока 6 формируется сигнал высокого уровня, переводящий

1363179 формирователь 5 видеосигнала в режим параллельной записи, импульсом с выхода 85 блока 6 байт информации переписывается с выхода 83 блока 4 в формирователь 5 видеосигнала, импульсы с выхода 86 блока 6 осуществляют сдвиг информации из формирователя 5 на выход 87 видеосигнала. Таким образом, на первой по счету после кадрового синхроимпульса фазе происходит вывод графической информации иэ нулевой ячейки блока 4. Импульс счета регистра-счетчика вырабатывается во время второй фазы на шестом выходе 88 блока 6, таким образом в следующей по счету после кадрового синхроимпульса первой фазе осуществляется вывод информации из первой ячейки блока 4 и т.д., т.е. происходит последовательное считывание всех ячеек блока 4 и формирование изображения на всем поле экрана. Во время действия строчного синхроимпульса выходы

88 и 86 блока 6 блокируются и, следовательно, отсутствует сдвиг информации в формирователе 5 и содержимое регистра-счетчика блока 1 не изменяется ..

Запись новой информации в блок 4 из ЭВМ осуществляется следующим образом.

Предварительно в регистр адреса блока 1 через вход-выход 2 записывается из ЭВМ адрес ячейки блока 4, в которую будет производиться запись.

При обращении со стороны ЭВМ дешифратор 30 адреса блока 7 дешифрирует старшие разряды адреса интерфейса

3 ЭВМ и в случае совпадения адреса формирует строб записи на триггеры

25-27; триггеры 25 и 26 запоминают два младших разряда адреса интерфейса 3 ЭВМ, и их выходы используются для задания адреса регистра, триггер 27 формирует сигнал разрешения.

В случае, если адрес оказался адресом регистра данных, то при поступлении сигнала "Выв." от интерфейса

3 ЭВМ на входе триггера 28 устанавливается "1" (высокий потенциал), которая записывается в триггер 28 только с началом второй фазы импульсом с второго входа блока 7, вслед за этим на четвертом выходе 89 блока 7 появляется импульс записи, одновременно иа шестом выходе 90 блока 7 появляется импульс, который осуществляет чтение регистра данных и запись этих данных в блок, т.е. осуществляется сквозная передача байта данных из интерфейса 3 ЭВМ в регистр данных и в блок 4 из регистра данных с выхода

91,. Оканчиваются импульсы на выходах

89 и 90 блока 7 при переходе к первой фазе работы (низкий потенциал на втором входе 92 блока 7). Триггер 28

10 сбрасывается в "0" и взводит триггер

29, формирующий через шинный формирователь 31 сигнал подтверждения приема "СИП" для интерфейса 3 ЭВМ. По окончании сигнала "Выв." схема уста15 навливается в исходное состояние.

При чтении информации из блока 4 в ЭВМ дешифрация адреса происходит аналогично записи ° При поступлении сигнала "Вв. интерфейса 3 ЭВМ (ад20 рес на выходе 93 блока 7 указывает адрес регистра данных) сигналом с выхода 92 блока 7 выход 2 переводится в режим вывода на интерфейс 3 ЭВМ содержимого регистра данных: на входе триггера 28 устанавливается "1", которая записывается в триггер 28 только при наступлении второй фазы импульсом с первого выхода 94 блока

6, после чего формируется сигнал на

30 выходе 95 блока 7, который осуществляет запись информации в регистр данных через выход 91, блок 4 в это время осуществляет операцию чтения, так как сигнала записи (т.е. нулевого потенциала) в это время нет.

Сигнал на выходе 95 блока 7 оканчивается с началом первой фазы, в результате чего в регистр данных через выход 91 оказываются записанными дан40 ные, считанные из блока 4..С началом первой фазы триггер 28 сбрасывается в "0" и взводит триггер 29, который вырабатывает сигнал "СИП" интерфейсу

3 ЭВМ для приема данных, по оконча45 нии сигнала Вв. сбрасывается триггер 29, кончается импульс чтения на выходе 92 блока 7 и схема устанавливается в исходное состояние.

Формирование адреса блока 4 во

5О второй фазе происходит аналогично первой фазе, только в первой фазе низким потенциалом с выхода 78 блока

6 к выходам 80 и 96 подключается регистр-счетчик, а во второй фазе высо55 ким потенциалом с выхода 78 блока 6 подключается регистр адреса блока 1.

Обращения со стороны интерфейса

3 ЭВМ к другим регистрам блока 1 (регистр адреса, регистр управления) 9

6 онный вход которого является информационным входом устройства, о т л и— ч а ю щ е е с я тем, что, с целью повышения надежности устройства путем устранения искажения изображения в моменты перезаписи информации, оно дополнительно содержит блок буферной сверхоперативной памяти, первый вы Iход которого является управляющим выходом устройства, второй и третий выходы соединены с адресным входом блока оперативной памяти, четвертый выход — с первым управляющим входом формирователя видеосигнала, пятый выход — с информационными входами блока оперативной памяти и формирователя видеосигнала, шестой выход является входом установки в "О" устройства, первый, второй, третий и четвертый выходы блока сопряжения соединены соответственно с первыми адресным входом, входом чтения, входом разрешения и входом записи блока буферной сверхоперативной памяти, первый выход блока управления соединен с управляющим входом блока сопряжения, второй и третий выходы — с вторым и третьим входами разрешения блока буферной сверхоперативной памяти, четвертый выход — с вторым и третьим адресными входами блока сверхоперативной памяти, вторые входы записи и чтения которого соединены с пятым и шестым выходами блока сопряжения, пятый и шестой выходы блока управления соединены соответственно с третьим входом записи и счетным входом блока буферной сверхоперативной памяти, седьмой выход блока управления подключен к входу управления считыванием блока оперативной памяти, вход управления записи которого подключен к шестому выходу блока сопряжения, с восьмого по одиннадцатый выходы блока управления соединены соответственно с тактовым входом, входом сдвига, управляющим входом и входом блокировки формирователя видеосигнала.

2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок управления содержит первый элемент НЕ, вход которого является первым управляющим входом блока, выход которого соединен с С-входом первого и R-входами первого и второго D-триггеров, инверсный выход первого D-триггера соединен со своим R-входом, С-входом

136317

Фо р мул а из о бр е т е ния

1. Устройство для отображения графической информации на экране растрового дисплея, содержащее блок управления, первый и второй управляющие входы которого являются входами строчных и кадровых синхроимпульсов устройства соответственно, формирователь видеосигнала, информационный вход которого является видеовходом устройства, а выход — выходом видеосигнала устройства, блок оперативной памяти и блок сопряжения, информаци50

55 осуществляется аналогично обращению к регистру данных, только в этом случае сигналы управления на выходе 91 (т.е. сигналы на выходах 95 и 90 бло5 ка 7) не вырабатываются.

Блок 4 в каждой первой фазе работы устройства осуществляет чтение ииформации на магистраль данных, причем адрес формируется регистром- 10 счетчиком блока, а так как за цикл формирования полного изображения на экране дисплея происходит считывание информации из dcex ячеек блока 4, то возможно использование динамической 15 памяти в качестве блока 4, и специальных устройств для регенерации не требуется.

Во второй фазе также всегда происходит чтение информации из блока 4 20 на магистраль данных (адрес для блока 4 формируется регистром адреса блока I), кроме случая, когда есть обращение по записи со стороны интерфейса 3 ЭВМ, тогда в очередной второй фазе происходит запись в блок 4.

Регистр управления содержит два бита управления формированием видеосигнала, который подается на его информационный вход 97. С его помощью 30 можно задать четыре режима работы формирователя 5 видеосигнала: вывод символьной информации, вывод графической информации, вывод символьной и графической информации одновременно, блокировка вывода информации.

Повышение точности синхронизации ввода-вывода графической информации из блока 4 в ЭВМ улучшает эргономические качества дисплея, так как отсутствует кратковременный срыв всего изображения или его части на экране дисплея при обращения к блоку

4 со стороны ЭВМ.

1Вх

Вх3

Вх

7 136317 второго D-триггера, входом сброса пер вого источника и входом генератора, первый выход которого соединен со счетным входом счетчика, а второй выход является девятым выходом блока и соединен с С-входом третьего 0-триггера и первым входом первого элемента И, второй вход которого соединен с выходом второго D-триггера и первым входом первого элемента И-НЕ, выход которого является шестым выходом блока, восьмым выходом которого является выход первого элемента И, выходы третьего D-триггера являются соответственно третьим и вторым выходами блока, Э-вход третьего Dтриггера соединен с инверсным выходом четвертого D-триггера, соединенным с вторым входом первого элемента

И-НЕ, третий вход которого подключен к выходу второго элемента НЕ, который является четвертым выходом блока, десятым выходом которого является выход второго элемента И, первые 25 входы вторых элементов И и НЕ соеди9 8 иены с первым выходом счетчика, который является первым выходом блока, второй вход второго элемента И соединен с входом третьего элемента НЕ, D-входом четвертбго D-триггера и вторым выходом счетчика, третий выход которого подключен к третьему входу второго элемента И и С-входу четвертого D-триггера, прямой выход которого и выход третьего элемента НЕ являются седьмым выходом блока, второй элемент И-НЕ, первый вход которого является вторым управляющим входом блока, второй вход является входом сброса блока и соединен с первым входом третьего элемента И-НЕ, второй вход которого соединен с первым входом четвертого элемента И-HE u выходом второго элемента И-НЕ, который является одиннадцатым выходом блока, выход третьего элемента И-НЕ через дифференцирующую цепочку соединен с вторым входом. четвертого элемента И-HE выход которого является пятым выходом блока.. 1363I 79

86 1

ЫХЯ

Фие.,У

13á3179

1363179

es

ЕОстАйст

1363179

АР1млАЕ чл

Лил

Dep18 с т

Составитель И.Загинайко

Редактор Т.Парфенова Техред П.Олийнык Корректор М.Пожо

Заказ 6362/39

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4