Устройство для управления @ -пульсным выпрямителем

 

Изобретение относится к электротехнике и может быть использовано в преобразовательной технике для управления многофазными выпрямителями, к которым предъявляются высокие требования по качеству выпрямленного напряжения. Цель изобретения - появление неканонической гармоники выпрямленного напряжения в преобразователях с многоканальными системами управления, обусловленной несимметрией напряжений питающей сети. Устройство для управления т-пульсным выпрямителем содержит формирователь 1/2 последовательности импульсов из однофазного сетевого напряжения, т/2 канала 2, каждый из которых содержит последовательно включенные блок развертки и компаратор, а также т/2 двухвходовых сумматора 9, вычислитель корректирующих углов 13, функциональный арккосинусный преобразователь 12, блок 10 формирования управляющих импульсов , источник 11 управляющего напряжения и измеритель 14 модуля /БС 00 CD О СП тгптг

, J (;p.,) 1,t

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

<51) 4 Н 02 M 7/12

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4096716/24-07 (22) 28.07.86 (46) 30.12.87. Бюл. Р 48 (71) Николаевский кораблестроительный институт им. адм. С,Î.Макарова (72) В.М.Рябенький, Б.Н.Пекер, Г.В.Павлов и Н.К.Тистол (53) 62 1.3 16.727 (088.8) (56) Авторское свидетельство СССР

Р 1069120, кл. Н 02 М 7/12, 1984.

Авторское свидетельство СССР

Н 1127069, кл. Н 02 M 7/12, 1984. (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ mПУЛЬСНЫМ ВЫПРЯМИТЕЛЕМ (57) Изобретение относится к электротехнике и может быть использовано в преобразовательной технике для управления многофазными выпрямителями, к которым предъявляются высокие тре„„SU„„A1 бования по качеству выпрямленного напряжения. Цель изобретения — появление неканонической гармоники выпрямленного напряжения в преобразователях с многоканальными системами управления, обусловленной несимметрией напряжений питающей сети. Устройство для управления m-пульсным выпрямителем содержит формирователь 1/2 последовательности импульсов из однофазного сетевого напряжения, m/2 канала 2, каждый из которых содержит последовательно включенные блок развертки и компаратор, а также m/2 двухвходовых сумматора 9, вычислитель корректирующих углов 13, функциональный арккосинусный преобразователь 12, блок 10 формирования управляющих импульсов, источник 11 управляющего напряжения и измеритель 14 модуля Я

1363405 и аргумента а(р несимметрии напряжений сети. Первый управляющий вход вычислителя корректирующих углов подсоединен к выходу генератора симметричной последовательности импульсов, а второй через элемент ИЛИ вЂ” к выИзобретение относится к электротехнике и может быть использовано в преобразовательной технике для управления многофазными выпрямителями, к которым предъявляются высокие требования.по качеству выходного напряжения и тока.

Цель изобретения — повышение эффективности компенсации неканомичес-. кой гармоники выпрямленного напряжения, обусловленной несимметрией напря" жений питающей сети при сохранении высокой симметрии формирования управляющих импульсов. 1r

На фиг.1 изображена блок-схема устройства; на фиг.2 — блок-схема вычислителя корректирующих углов; на фиг.3 — принципиальная схема узла согласования, содержащегося в блоках 2р развертки.

На фиг.1 изображены формирователь

1 m-кратной частоте сети симметричной последовательности импульсов из однофазного сетевого напряжения, под- 25 ключенный к линейному напряжению Uä питающей сети, распределитель импульсов на m/2 канала 2, выход каждого из.которых подключен к установочному входу блока развертки 3, а 30 вход 4 подключен к выходу распределителя 2. Блок развертки 3 состоит из генератора высокочастотной последовательности импульсов 5, блока согласования 6 и счетчика 7 импульсов.

При этом, выход генератора 5 подключен ко второму входу блока 6, а оба выхода последнего подключены соответственно к суммирующему и обнуляющему входам счетчика импульсов. Выходы блоков развертки 3 подсоединены к первым входам компараторов 8, ко вторым входам которых подключены выходы двухвходовых сумматоров 9. Выход каждого компаратора подключен к ходам компараторов. Вычислитель корректирующих углов 13 формирует корректирующие углы в соответствии с заданным алгоритмом и выполнен на цифровых элементах. 1 з.п. ф-лы, 3 ил., 2 табл. обнуляющему входу блока развертки 3 и одновременно ко входам блока формирования управляющих импульсов 10, вторая группа которых подключена к фазам трехфазного напряжения сети.

Первые входы сумматоров 9 подключены к источнику управляющего напряжения

11 через арккосинусный преобразователь 12. Вторые входы каждого сумматора подключены к соответствующим выходам вычислителя корректирующих углов 13, первый информационный вход которого подключен к выходу .аркко- синусного преобразователя 12, а второй и третий информационные входы— к выходам измерителя 14 параметров несимметрии сети, содержащих соответственно информацию о модуле и аргументе несимметрии сети. Первый управляющий вход блока. 13 подключен к выходам компараторов 8 через элемент

ИЛИ 15, а второй — к выходу блока 1.

Вычислитель корректирующих углов (фиг.2) содержит блок входных регистров 16, первый и второй выходы которого подключены ко входам. блоков логарифмирования 17 и 18. Первый и третий выходы блока 16 подключены к первому и второму входам блока вычисления угла 19, содержащего двухвходовый сумматор 20.и арифметико-логическое устройство 21 (АЛУ). При этом входы сумматора 20 являются первым и вторым входами блока 19, выход узла

20 подключен к первому входу устройства 21, а второй и информационный вход его, являющийся третьим входом блока 19, подключен к формирователю

22 кода числа, равного /3. Управляющий вход устройства 21 и блока 19 подключен к выходу блока формирования команд 23, содержащему генератор 24, суммирующий счетчик 25 и постоянное ,запоминающее устройство 26. Выход re1363405 нератора 24 подключен к суммирующему входу счетчика импульсов 25, выходы его подсоединены ко входам узла 26.

Обнуляющий вход счетчика 25 подключен ко второму управляющему входу вычислителя корректирующих углов 13. Выходы блоков 17 и 18 подключены к первым двум входам блока суммирования 27, а третий вход его подключен к выходу блока вычисления угла 19 через блок логарифмирования 28. Выход блока 27 через блок вычисления антилогарифма 29 подсоединен ко входу демультиплексора 30, управляющий вход которого подключен к выходу блока формирования команд 23.

Выходы блока 30 подсоединены к соответствующим входам блока выходных регистров 31, управляющий вход ко- торого подключен к первому управляющему входу вычислителя корректирующих углов °

Принципиальная схема блока согласования приведена на фиг.3. Инверторы 32 и 33 связывают обнуляющий и установочный входы блока с К-$ триггерами 34. Прямой выход триггера 34 подключен к первому входу элемента

И 35, второй вход которого соединен с выходом генератора 5. Выход элемента И 35 подключается к суммирующему входу счетчика 7. Инверсный выход триггера 34 через блок задержки на элементах 36 и 37 подключается к обнуляющему входу счетчика 7.

Устройство работает следующим образом.

Формирователь 1 формирует из линейного напряжения Uä симметричную последовательность импульсов частоты

mt (f — частота сети). Эта последовательность распределителем 2 распределяется по каналам таким образом, что первый импульс, формируемый в момент перехода напряжения БА через нуль, распределяется в первый канал (верхний на фиг.1). Остальные импульсы распределяются по каналам с интервалом 2 /3. Импульсы с выхода блока 2 поступают на входы блоков "огласования и через инвертор 32 перебрасывают R-S триггер 34 в состояние, при котором на его прямом выходе появляется сигнал, соответствующий логической единице. Этот сигнал дает разрешение элементу И 35 пропускать на вход счетчика 7 (фиг.1) импульсы с выхода генератора 5. При поступлении импульсов на вход счет,чика 7 на его выходе появится двойной код, увеличиваюгпийся во времени.

В момент времени, когда выходной код счетчика 7 будет равен двоичному коду сигнала, поступающего с выхоца еумматора 9, компаратор 8 ьь;дает сигнал (единичный импульс), который одновре-. менно подается на вход блока 10 для формирования управляющего импульса, на второй управляющий вход вычислителя корректирующих углов 13 как команда на ввод информации во входные регистры блока 13.

Этим обеспечивается запись информации с блока 14 о параметрах несимметрии и, с аркокссинусного преобразователя 12, о рабочем угле включения вентилей. Одновременно импульс с выхода компаратора 8 поступает на обнуляющий вход генератора развертки (на вход инвертора 33, фиг.3) и переводит R-S триггер 34 в нулевое сос25 тояние. Этим обеспечивается запирание ключевого элемента 35 и импульс с генератора 5 (фиг.1) не будет поступать на суммирующий вход счетчика

7. В то же время импульс с инверсно30 го выхода R-S триггера через задерж- ку, обеспечиваемую элементами 36 и

37, поступает на обнуляющий вход счетчика 7 и обнуляет его выход. Информация, поступающая на вход компаратора 8 с выхода сумматора 9. представляет собой алгебраическую сумму управляющего сигнала и сигнала, поступающего на второй вход сумматора с соответствующего выхода вычислителя

40 корректирующих углов 13. На каждом выходе вычислителя 13 появляется сиг.нал, пропорциональный требуемой величине корректирующего угла с момента подачи на первый управляющий вход

его импульса с выхода формирователя 1.

Величина корректирующих сигналов вычисляется вычислителем 13 в соответствии с формулами:

Ьо = —.— cos (га + ьггг — Т/3) Е

З1По4

Е

Ь Ы дс = —.-- со з (с + гг, сгг + Т /3)

s in

55 АЫс = ==== сов(с + гг) Е св sink

Их реализация осуществляется вычислителем 13 (фиг.2). Запись ин1363405 формации в блок входных регистров осуществляется при подаче импульса на второй управляющий вход с выхода компараторов 8. На первый вход блока 13 информация о величине угла включения вентилей первого канала поступает с выхода арккосинусного преобразователя 11 (фиг.-1). На второй и третий информационные входы блока

13 информация о модуле Я и аргументе Ь р несимметрии поступает с выхода измерителя 14 параметров несимметрии.

Учитывая сложность реализации умножения,в цифровой форме записи информации, вычисление корректирующих углов Ьо ; проще реализовать в лога,рифмическом масштабе. В этом случае вычиспение сводится к выполнению операций, соответствующих логарифмированию, суммированию и вычислению антилогарифма. При этом, выполнение ,операций логарифмирования и вычисления антилогарифма реализуется с помощью программируемых постоянных за- 25 поминающих устройств.

Блок входных регистров 16 выполнен с открытым выходом, поэтому записанная в нем информация сразу же подается на входы последующих блоков блоков логарифмирования 17 и 18 и на входы сумматора 20 блока вычисления угла 19. Информация с выходов блоков 17 и 18 поступает на первые два входа блока 27. При этом, на первом входе сумматора 27 будет иметь место

35 информация, соответствующая 1п(1/sino ) а на втором — информация, соответствующая 1п Г.

Информация с выхода сумматора 20 блока 19, определяемая суммой oC + 4g, поступает на первый вход .арифметикологического устройства (АЛУ) 21, на второй информационный вход которого подается код сигнала, пропорционального числу и/3. Вычисление каждого иэ трех возможных значений угла .+ Ь(50

=

Q = /+5 — п/3 осуществляется по командам, поступающим на управляющий вход Б АЛУ 21 с блока формирования команд 23.

Формирование команд в блоке 23 осуществляется следующим образом.

При подаче на вход вычислителя

13 импульса на ввод информации этим импульсом осуществляется обнуление счетчика 25. После этого счетчик начинает считать импульсы, поступающие с генератора 24 и на выходе счетчика появляется изменяющийся двоичный код, который в дешифраторе команд 26 преобразуется в код для управления АЛУ

2i и регистрами демультиплексора 30.

С выхода блока вычисления угла 19 информация через блок логарифмирования

28 подается на третий вход сумматора

27, В результате íà его выходе поочередно появляется информация о значениях корректирующих углов, представленная в логарифмическом масштабе ° После осуществления операции вычисления антилогарифма в блоке 29 информация подается на вход демультиплексора 30. Вывод информации в блок выходных регистров осуществляется по тем же командам, что и вычисление угла, формируемым блоком 19. Вывод информации на сумматоры 9 (фиг.1) производится путем подачи импульса с выхода генератора 1 на управляющие входы блока выходных регистров.

Блок 2 может быть выполнен совместно с генератором 1. При обеспечении высокой точности управления и компенсации неканонической гармоники целесообразно повьнпать разрядность обрабатываемой информации. При шестнадцатиразрядном двоичном слове блок счетчиков 7 состоит из четырех асинхронных двоичных четырехразрядных счетчиков, соединенных последовательно, Блок 8 компараторов может быть выполнен на четырех компараторах, каждый из которых может сравнивать два четырехразрядных числа. Блок формирования импульсов 10 выполняет функции распределения трех последовательностей импульсов, следующих с удвоенной частотой сети в шесть последовательностей, следующих с частотой сети, а также обеспечивает требуемые длительность и мощность.

Блок сумматоров 9 может быть выполнен на четырех четырехразрядных сумматорах. Блок входных регистров (фиг.2) состоит из трех 16-ти разрядных регистров. Их реализация может быть осуществлена на 8-разрядных сдвиговых регистрах. Задержка в-выполнении записи информации в этих регистрах не превьппает 30 нс. Блоки 17, 1363405

18 и 28 вычисления логарифма и 29 вычисления антилогарифма имеют идентичную реализацию, выполняемую на программируемых постоянных запоми- 5 нающих устройствах или на программируемьтх логических матрицах, в которых определенному слову на адресных входах ставится в соответствие опреде- ленное, заранее запрограммированное слово на информационных выходах.

При реализации блока 28 логарифмирования косинуса необходимо учитывать, что логарифм может принимать отрицательное значение ° Следователь- 15 но, на входе этого блока необходимо формировать число С = 1n(cosQ) и один разряд выходного слова отвести для передачи знака числа cosQ на вход блока 27 для формирования в последнем правильного знака корректирующего угла. Максимальное время задержки каждого блока составляет не более

80 нс.

В блоке 19 вычисления угла АЛУ 21 25 работает в зависимости от сигналов на управляющих входах, формируемых блбком 23.

Для указанных микросхем коды команд на управляющих входах для каж- 30 дой операции соответствуют табл.1

Блок 30 демультиплексора представляет собой блок, состоящий из трех

16-разрядных регистров, реализованных аналогично блоку 16. Синхронизи- 35 рующие входы регистров подключены к выходу блока 23 формирования команд, формирующего сигналы разрешения записи в один из регистров.

Блок формирования команд содержит 40 описанные ранее элементы.

Для последовательного вычисления формул на управляющие входы АЛУ 21 блока 19 необходимо последовательно подавать сигналы в соответствии с табл.1. С учетом времени задержки всей схемы вычислительного блока код операции должен сохраняться в течение

0,5 мкс после начала вычислений по одной из формул, что обеспечивает 50 надежное получение результатов. Через

0,5 мкс результат вычислений должен быть записан в один из регистров блока 30. Операция режима демультиплексирования отражена в табл.2. 55

Применение устройства позволяет существенно (в 20-10С раз) снизить амплитуду неканонической гармоники выпрямленного напряжения, обусловленной несимметрией напряжений сети в диапазоне углов включения вентилей (ы. 20-90 ).

Формула изобретения

1. Устройство для управления mпульсным выпрямителем, содержащее последовательно включенные формирователь ш-кратной частоте сети симметричной последовательности импульсов из однофазного сетевого напряжения, распределитель импульсов по ш каналам, а в каждом канале — последовательно включенные блок развертки, первый вход компаратора и источник управляющего. сигнала, о т л и ч а ю— щ е е с я тем, что, с целью повышения эффективности компенсации неканонической гармоники. выпрямленного напряжения, обусловленной несимметрией напряжений питающей сети при сохранении высокой симметрии формирования управляющих импульсов, распределитель импульсов выполнен с m/2 выходными каналами, а устройство снабжено тремя двухвходовыми сумматорами, вычислителем корректирующих углов, содержащим первый ha.дд, второй 6 д и третий Ы информационные выходы, первый g. второй Й и третий b.q информационные входы, первый и второй управляющие входы, измерителем параметров несимметрии напряжений сети„ функциональным арккосинусным преобразователем, блоком формирования управляющих импульсов с двумя группами. входов и элементом ИЛИ, причем вторые входы компараторов подключены к выходам сумматоров, первые входы которых подсоединены к источнику управляющего сигнала через функциональный арккосинусный преобразователь, а вторые — соответственно к первому, второму и третьему выходам вычислителя корректирующих углов, первый информационный вход которого подсоединен к выходу арккосинусного преобразователя, а второй и третий входы — к выходам измерителя параметров несиммет-. рии напряжений сети соответственно модуля и аргумента, первый управляющий вход вычислителя корректирующих углов подсоединен к выходу формирователя ш-кратной частоте сети симметричной последовательности импульсов из однофазного сетевого напряжения, 1363405 )0 а второй — к выходам компараторов через элемент ИЛИ, выходы компараторов каждого канала подключены к обнуляющим входам соответствующих блоков развертки и к входам первой группы блока формирования управляющих импульсов, вторая группа входов которого, а также входы измерителя параметров несимметрии предназначены для подключения к шинам трехфазной сети„ причем зависимость выходных сигналов от входных вычислителя корректирующих углов следующая:

2. Устройство по п.1, о т л и ч аю щ е е с я тем, что вычислитель корректирующих углов содержит блок входных регистров, содержащий первый, второй и третий информационные входы, являющиеся входами вычислителя корректирующих углов, первый, второй и третий информационные выходы и входы управления, три блока логарифмирования, блок вычисления угла, содержащий три информационных входа, один информационный выход и один управляющий вход, блок суммирования, содержащий три информационных входа и один выход, блок вычисления антилогарифма, демультиплексор с одним информационным, одним управляющим входами и тремя информационными выходами, блок входных регистров с тремя информационными и одним управляющим входами, являющимися информационными выходами вычислителя коррекТ а б л и ц а 1

Управляющие входы

5(5г

0 1

0 1

0 0

0 Q =o -+dV

= 2+dg+Т/3

0 Q = 0L+d(g-li/3

E

d Ag = -+-- сов(М. + dg - /3), sinK

h, = —.— cos(oL + Ьу + Г/3), Е

sink

h(6с = —.— Сов(бЕ + Ь у) . с&

gn

Щ

45 тпрующих углов и блокам формирования команд, причем вход управления блока входных регис-ров подсоединен ко второму управляющему входу вычислителя корректирующих углов, первый и второй выходы блока входных регистров подсоединены к соответствующим блокам логарифмирования, выходы которых подсоединены к первым двум входам сумматора, первый и третий выходы блоков входных регистров подсоединены к первым двум входам блока вычисления угла, к третьему входу которого подключен формирователь кода числа

Т /3; управляющий вход блока вычис.ления угла подсоединен к выходу блока формирования команд, вход которого подсоединен ко второму управляющему входу вычислителя корректирующих углов, а выход блока вычисления угла через третий блок логарифмирования подсоединен к третьему входу блока суммирования; выход последнего через блок вычисления антилогарифма подсоединен к входу демультиплексора, управляющий вход которого подключен к выходу блока формирования команд, а выходы демультиплексора подсоединены к соответствующим входам блока выходных регистров, управляющий вход которого подсоединен к первому управляющему входу вычислителя корректирующих углов, причем блок вычисления угла содержит двухвходовый сумматор, входы которого являются первым и вторым входами блока, и арифметико-логическое устройство, первый вход которого подсоединен к выходу сумматора, второй вход подсоединен к третьему входу блока вычисления угла, а управляющий вход является управляющим входом блока вычисления угла, причем арифметико-логическое устройство запрограмми) ровано согласно прилагаемой таблице.

Операция

5у Оо

1363405

Таблица

Операция,выполненКод на выходах дешифратора

Код на выходах счетчика

Число

Время, мкс импуль

Q5 0 От а а, о, Q(ная вычислисов генетелем коррект углов ратора

0 0 0 0 0 0 0 О 0 0 0

0 0 0 1 1 1 1 1 0 0 0

0 0 1 0 1 1 1 1 0 0 0

0 0 1 1 1. 1 1 1 0 0 0

0 1 0 0 1 1 1 1 0 0 .0

0 1 0 1 1 1 1 1 0 1 0

0,1 0

0,5 1

0 Вычисление значений д ь ВС

0 Запись значения дыВС

0 1 1 0 1 0 0 1 1 0 0

0 1 1 1, 1 0 0 1 1 0 0

1 0 0 . 0 1 0 0 1 1 0 0

1 0 0 . 1 1 О 0 1 1 0 0

0 Вычисление значения

0 десАС

0,5 8

0 1 0 1 0 0 1 1 0 1

0 Запись значения

Ь о АС

1 0 1 1 0 1 1 0 0 0 0 0

0,5 11

1 1 0 0 0 1 1 0 0 0 0 0 Вычисле12 ние зна1 1 0 1 0 1 1 0 0 0 0

13 чения дфаАВ

1 1 1 0 0 1 1 0 0 0 О 0

0 0 0 0 Запись значения дЫАВ

1 1 I 1 0 1 1 0

0 0 0 0 0 0 0 0 0 0 0

0,1 16

1363405

Составитель В.Бунаков

Техред Л.Сердюкова

Редактор И.Сегляник

Корректор С.Шекмар

Заказ 6375/50 Тираж 659 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

П роизводственно-полиграфическое предприяти е, г. жгород, ул. Проектная, 4