Устройство для сжатия информации

 

Изобретение относится к области измерительной и вычислительной тех-ч НИКИ и может быть использовано в устройствах сбора, преобразования, передачи и автоматизированной обработки электрических сигналов. Целью изобретения является повьшение точности работы устройства сжатия информации при нестационарных входных сигналах . Поставленная цель достигается введением управляемого делителя частоты , элемента И и новых связей, при этом в соответствии с найденной частотой дискретизации меняется коэффициент деления управляемого делителя частоты, в зависимости от которого изменяется частота записи существенных ординат обрабатываемого сигнала в выходную буферную память. 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСОУБЛИН (19) (11) А1 (51)4 С 08 С 19/28

ВСР. ОИ н;.:

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АBTOPGKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

00 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4085610/24-24 (22) 07.07.86 (46) 07.01.88. Бюл. М 1 (72) А.В.Гриненко, И.В.Литовченко и А.В.Петрушков (53) 621.398(088.8) (56) Авторское свидетельство СССР

1(1142855, кл. С 08 С 13/00, 1983. (54) УСТРОЙСТВО ДЛЯ СЖАТИЯ ИНФОРМАЦИИ (57) Изобретение относится к области измерительной и вычислительной тех-. ники и может быть использовано в устройствах сбора, преобразования, передачи и автоматизированной обработки электрических сигналов ° Целью изобретения является повьппение точности работы устройства сжатия информации при нестационарных входных сигналах. Поставленная цель достигается введением управляемого делителя частоты, элемента И и новых связей, при этом в соответствии с найденной частотой дискретизации меняется коэффициент деления управляемого делителя частоты, в зависимости от которого изменяется частота записи существенных ординат обрабатываемого сигнала в выходную буферную память ° 3 ил.

1365107

Изобретение относится к измерительной и вычислительной технике и может быть использовано в устройствах сбора, преобразования передачи и автоматизированной обработки электрических сигналов.

Целью изобретения является повышение точности работы устройства сжатия информации при нестационарных входных 10 сигналах.

На фиг. 1 представлена функциональная схема устройства1 на фиг. 2— синхроимпульсы на выходах элементов устройства; на фиг. 3 — сигналы на выходах блока первой буферной памяти сг 2 и регистра сдвига при о „„„о О, „, „, Устройство (фиг. 1) содержит

АЦП 1, генератор 2 импульсов, первый

3 и второй 4 делители частоты, комму- 20 татор 5, сумматор 6, регистр 7 сдвига, управляемый делитель 8 частоты, второй 9 и первый 10 блоки буферной памяти, счетчик 11, триггер 12, элемент И 13, ключи 14-16, вычитатель 25

17. квадратор 18, усреднитель 19, блок 20 сравнения и блок 21 постоянной памяти, Устройство работает следующим образом. 30

При включении устройства его блоки устанавливаются в исходное состояние, в котором блоки 9-10 буферной памяти, счетчик 11 и сумматор 6 очищены, триггер 12 находится в таком состоянии, что ключи 14-16 закрыты.

Входной аналоговый сигнал преобразуется в цифровую форму АЦП 1, частота запуска которого формируется делением на постоянную величину час- 40 тоты генератора 2 импульсов в делителе 3 частоты. Частоты выходных импульсов f,„ ãåíåðàòîðà 2 импульсов выбирается значительно большей, чем частота запуска АЦП 1 Е, которая 4S выбирается такой, например, что в два раза превосходит максимально возможную граничную частоту спектра аналогового входного сигнала и « (фиг.2а).

Импульсная последовательность с частотой повторения f„„ с выхода генератора 2 импульсов поступает также на вход делителя 4 частоты, на выходе которого формируются ш импульсных последовательностей, частоты повторе- 55 ния которых образуют сетку частот (фиг. 2S). Эти импульсы последовательностей подаются на входы коммутатора 5. Сумматор 6, управляющий коммутатором 5, после установки блоков устройства в исходное состояние иэ сетки частот на выходе делителя 4 частоты позволяет передать на вход регистра 7 самую высокую частоту, т.е. f,„ . При таком состоянии сумматора коэффициент деления управляемого делителя 8 такой же, как и делителя

3 т.е. запись ординат во второй блок

9 буферной памяти осуществляется с частотой запуска АЦП 1. Параллельно происходит запись ординат сигнала в первый блок 10 буферной памяти. По сигналу переполнения счетчика 11, объем которого равен заданному числу слов, записываемых в первый блок 10 буферной памяти, переключается триггер 12 и открываются ключи 14 и 15.

Одновременно сигнал триггера 12 поступает на второй вход элемента И и после записи последней ординаты в блок 1О буферной памяти на выходе элемента И формируется сигнал, открывающий ключ 16. С этого момента начинается сжатие координат, заполненных в блоке 1О буферной памяти, с высокой тактовой частотой

Для осуществления сжатия ординат определяются разности между предыдущей и последующей существенными ординатами. Для определения этих разностей на первом цикле усреднения в регистр 7 сдвига с коммутатора 5 подается вдвое более низкая частота по отношению к частоте вывода данных иэ первого блока 10 буферной памяти.

Следовательно, в регистр 7 сдвига иэ первого блока буферной памяти эаписываются коды каждой второй ординаты сигнала. Эти коды подаются на второй вход вычитателя 17, на первый вход которого поступают коды всех ординат сигнала. Разности между кодами ординат из вычитателя 17 возводятся в квадрат в квадраторе 18 и интегрируются в усреднителе 19. Пог-.ученное на выходе усреднителя 19 действительное значение среднеквадратической погрешности от сжатия ин< 2 формации с сравнивается в блоке

20 сравнения с заданными погрешнос г блоке 21 постоянной памяти (6 сравнения передает через ключ 14 на суммирующий вход сумматора 6 сигнал, который увеличивает содержимое сумматора на единицу и переключает выход з 13651 коммутатора на более низкую частоту, поступающую от второго делителя 4 частоты. На этом заканчивается первый цикл усреднения и начинается следую5 щий цикл. В следующем цикле более низкая частота позволяет, например, еще вдвое уменьшить количество кодов ординат, записываемых в регистр 7.

При этом частота вывода кодов ординат иэ блока 10 буферной памяти сохраняется как и на предыдущем цикле значительно более высокой, чем частота запуска АЦП 1 f . Объем первого блока 10 буферной памяти определяет 15 интервал усреднения усреднителя 19.

Интервал усреднения пропорционален величине интервала корреляции входно" го сигнала и обратно пропорционален заданной погрешности от сжатия сигнала.

Циклы усреднения квадратов разностей, получаемые со все более увеличивающимся шагом, следуют друг эа и 2 другом до тех пор, пока О О м„„, 25

При выполнении условия 1 а 3

Змин 3,„„ „, (фиг. За, б) блок сравнения сигналов не выдает и состояние сумматора 6 не изменяется. При условии

О 8 „ „, с выхода блока сравне- Зп ния через ключ 15 на вычитающий вход сумматора 6 подается сигнал, уменьшающий содержимое сумматора 6 и, следовательно, возрастает частота импульсов, коммутируемых с выхода

35 второго делителя частоты на управляющий вход регистра 7 сдвига. После нескольких циклов усреднения на выходе коммутатора 5 устанавливается такая частота импульсов, при которой

„„с 3,1 с o „„.Соответствующее этой частоте состояние сумматора 6 устанавливает необходимый коэффициент деления управляемого делителя частоты, который выдает синхроимпульсы записи существенных ординат во второй блок 9 буферной памяти, т.е. определение необходимой частоты дискретизации проводится с высокой скоростью эа время 1/F>, а существенные выборки входного сигнала записываются во второй блок 9 буферной памяти в реальном масштабе времени. После прихода очередного отсчета с АЦП 1 его значение записывается в первый блок 10 буферной памяти, при этом первое, записанное в блок 10, значение ордннаты стирается. Затем снова проводится описанная обработка содер07 жимого первого блока 10 буферной памяти. Если условие 3, а О с 3

|мин ) э мокс не выполняется, изменяется в нужную сторону содержимое сумматора 6 и, следовательно, изменяется коэффициент деления делителя 8 частоты.

Таким образом, частота дискретизации подлежащих передаче сигналов адаптивно изменяется при изменении частотных свойств и дисперсии входных сигналов.

Формула изобретения

Устройство для сжатия информации, содержащее аналого-цифровой преобразователь, вход которого является входом устройства, генератор импульсов, выход генератора импульсов соединен с входом первого делителя частоты,выход которого соединен с управляющим входом аналого-цифрового преобзователя и с входом счетчика, триггер, выход которого соединен с управляющими входами первого и второго ключей, выход аналого-цифрового преобразователя соединен с входом первого блока буферной памяти, регистр сдвига, выход которого подключен к первому входу вычитателя, второй вход которого объединен с входом регистра сдвига, выход вычитателя соединен с входом квадратора, выход квадратора соединен с входом усреднителя, выход которого соединен с первым входом блока сравнения, к второму входу которого подключен вьжод блока постоянной памяти, первый и второй выходы блока сравнения соединены соответственно с вторыми входами первого и второго ключей, выход первого ключа соединен с суммирующим входом сумматора, выход второго ключа соединен с вычитающим входом сумматора, выход которого соединен с управляющим входом коммутатора, информационные входы которого соединены с соответствующими выходами второго делителя частоты, вьжод коммутатора соединен с управляющим входом регистра сдвига, выход второго блока буфер» ной памяти является выходом устройства, третий ключ, о т л и ч а ю щ е е с я тем, что, с целью повышения точности работы устройства при нестационарных входных сигналах, в него введены управляемый делитель

5 13 частоты и элемент И, выход сумматора соединен с управляющим входом управ1 ляемого делителя частоты, выход пер— вого делителя частоты соединен с первым входом элемента И и с входом управляемого делителя частоты, выход которого соединен с управляющим входом второго блока буферной памяти, выход триггера соединен с вторым входом элемента И, выход которого соединен с управляющим входом третьего

65107 ключа, выход которого соединен с управляющим входом первого блока буферной памяти, выход генератора импуль5 сов соединен с входами третьего ключа и второго делителя частоты, выход первого блока буферной памяти соединен с входом регистра сдвига, выход счетчика соединен с входом триггера, выход аналого-цифрового преобраэователя соединен с входом второго блока буферной памяти.

1365107

ВОРЬЯ

ВОЮТ

Время

Время! 365| 07 дреж

Юрегтя

Редактор О.Головач

Заказ 6614/43

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 а Ь b ф 0

Составитель В.Краюшкин

Техред И.Верес Корректор А.Обручар

Тираж 558 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35 Раушская наб,, д. 4/5