Устройство для управления частотно-регулируемым трехфазным инвертором

 

Изобретение относится к электротехнике и может быть использовано в автономных инверторах с широтно-импульсной модуляцией. Целью изобретения является упрощение и расширение функциональных возможностей. Устрой- ci-Bo позволяет, не усложняя структуi (Л оо о СП со о ел

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„.Я0„„136 305 А1 ио 4 Н 02 М 7/5!5

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3833311/24-07 (22) 28.12.84 (46) 07.01.88.. Бюл. У 1 (71) Московский энергетический институт (72) С.А.Лузанов, Т.В.Ремизевич, В.Н.Миронов, С.Г.Обухов, В.В.Маркин, А.И.Ламтюгин, В.К.Миледин и Г.И.Сафарова (53) 621.316.727(088.8) (56) Бизиков В.А., Миронов В.Н., Обухов О.Г., Шамгунов P.È. Система управления тиристорными преобразова телями частоты. - M. Энергоиздат, 1981, с. 142, рис. 60.

Калашников Б.Е., Кривицкий С.О,, Эпштейн И.И. Системы управления автономными инверторами. — M.: Энергия, 1974, с. 95, рис. 57.

Широтно-импульсный способ регулирования автономных инверторов с независимой от параметров нагрузки формой кривой выходного напряжения.—

Энергетическая и информационная электроника: Тематический сборник трудов МЭИ. Вып. 275И, 1975. (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ЧАСТОТНО-РЕГУЛИРУЕМЫМ ТРЕХФАЗНЫМ ИНВЕРТОРОМ (57) Изобретение относится к электротехнике и может быть использовано в автономных инверторах с широтно-импульсной модуляцией. Целью изобретения является упрощение и расширение функциональных воэможностей. Устройство позволяет, не усложняя структу1365305 ры, реализовывать большое число алгоритмов работы, что достигается ис пользованием логических переключателей 18 и 19, входы которых соединены с одновибраторами 15-17 формирования коммутирующих интервалов, генератором

8 импульсов регулируемой скважности и счетчиком 11 шестидесятиградусных интервалов. Для обеспечения независимости частоты работы автономного

1 инвертора от числа импульсов в кривой

j выходного напряжения устройство снабжено двумя делителями 3 и 9 частоты с соответствующими коммутаторами 4 и 10, переключаемыми противоположным образом. Для обеспечения надежного пуска и останова автономного инвертора устройство снабжено счетчиком 22, . D-триггером 23 и элементами И 26, 24 и элементом ИЛИ 21, соединенными с логическими переключателями 18 и 19.

3 ил., 1 табл.

Изобретение относится к электротехнике и может быть использовано для управления автономными инверторами с широтно-импульсной модуляцией.

Цель изобретения — упрощение и расширение функциональных возможностей устройства.

На фиг. 1 изображена структурная схема предлагаемого устройства; на фиг. 2 — схема автономного инвертора напряжения; на фиг. 3 — диаграммы работы.

Устройство содержит последовательно включенные задатчик 1 частоты, ведущий генератор 2, делитель 3 частоты и коммутатор 4. Задатчик 5 алгоритма работы через синхронизатор 6 соединен с коммутатором 4. Задатчик

7 напряжения подключен к задающему входу формирователя 8 импульсов регулируемой скважности, выход которого соединен с выходом делителя 9, выходы которого подключены к входам коммутатора 10, выход которого соединен со счетным входом счетчика 11, имеющего выходы 12-14, входы одновибраторов 15 и 16 подключены к выходу формирователя 8, а одновибратор 17 — к выходу коммутатора 10. Три выхода логических переключателей 18 и 19 соединены с блоком 20 выходных формирователей непосредственно, а три— через элементы ИЛИ 21. Выходы блока

20 соединены с управляющими входами, автономного инвертора напряжения.

Счетчик 22 останова соединен с последовательно включенными D-триггером

23, элементом И 24 и выходом блока

35 счетчика 11. Импульсы с выхода делителя 3 через коммутатор 4 начинают поступать на вход формирователя 8, определяя частоту формируемых им им2

25 пуска, к входу счетчика 22 подключен элемент И 26.

Автономный инвертор напряжения содержит коммутирующие тиристоры

27. 1-27.6, силовые тиристоры 28. 128,6 и коммутирующие контуры 29.129.3.

Устройство работает следующим образом.

Задатчики 1, 5 и 7 формируют сиг налы о требуемой частоте, алгоритме управления (числе импульсов в периоде выходного напряжения автономного инвертора напряжения) и величине выходного напряжения, изменяемого с помощью широтно-импульсного регулирования. Ведущий генератор 2 вырабатывает импульсы, частота которых определяется задатчиком 1 и подает их на делитель 3, сигнал с. одного из выходов которого, выбранный коммутатором 4 в соответствии с требуемым алгоритмом управления, определяемым задатчиком 5, поступает на вход формирователя 8. Для обеспечения устойчивой работы автономного инвертора напряжения при смене алгоритма изменение последнего синхронизировано ,синхронизатором 6 с выходным сигналом формирователя 8. Ири поступлении сигнала пуска с блока 25 счетчик 22 устанавливается в нулевое состояние и снимает сигнал установки в нуль с де лителей 3 и 9, формирователя 8 и

1365305

Логический переключатель 18

Входной код

Выходной код

Входной код

Выходной код

III ГГ

У выхода N- входа 9 выхода (1 2 3 4 5 6 1 2 3 4 5 6 1 2 3 4 5 6

1 2 3 4 5 6 пульсов, скважность которых определяется задатчиком 7. Формирователь

8 может быть выполнен, например, в виде последовательно включенных счетчика, заполняемого имиульсами с выхода коммутатора 4 и первого входа сумматора, на второй вход которого подан код, определяющий скважность, а выходные импульсы снимаются с выхода переноса сумматора. Счетчик 11; получая импульсы от формирователя 8 через делитель 9 и коммутатор 10, начинает отсчет шестидесятиградусных интервалов;

С приходом импульса пуска снимается сигнал установки в нуль с Dтриггера 23. Передний фронт импульса с формирователя 8 запускает одновибраторы 15 и 16, а выходной импульс одновибратора 16 через элементы И 24 и ИЛИ 21 подается через блок 20 на тиристоры 27 и 28 автономного инвертора напряжения, что обеспечивает предварительный заряд конденсаторов в коммутирующих контурах 29. Частота запуска формирователя 8 меняется при смене алгоритма работы устройства. Чтобы выходная частота работы устройства при этом оставалась неизменной, счетчик 11 запускается через последовательно включенные делитель

9 и коммутатор 10, общий коэффициент которых меняется противоположным способом относительно изменения коэффициента деления делителя 3 и коммутатора 4. Одновибратор 17 предназна I чен для формирования интервала коммутации в начале каждого шестидесятиградусного участка кривой выходного напряжения устройства. Сигналы с выхода формирователя 8. одновибраторов

15-17 и счетчика 11 поступают на адресные входы двух логических переключателей 18 и 19. каждый выход ко1 1 1 0 0 0 0 0 0 0 0 i

1 О 0 0 0 0 1 0 0 О 1 1 торых формирует сигнал управления соответствующим тиристором в соответствии с диаграммами 28-1, 28-4, 27-1, 27-4 (фиг. 3). Для этого логические переключатели 18 и 19 реализуют логи ческие функции

=

1 3

i)AB,A BVC А = i + 1)Л зЧ(А=л+3>Л В,Л В

=(А = 1)АС,С ЧЧ(А=i +

+ 2)A С С Ч(А = i + 3)AC; где А — десятичный код на адресных входах логических переключателей 18 и 19:

20 Y

< и Z — выходы логических переключа1

° телей 18 и 19 соответственно; — их десятичный номер;

В,,В, В

С,,С

С з — три информационных входа логического переключателя 18 и три информационных входа ло30 гического переключателя 19.

Логические операторы в треугольных скобках принимают значение логической единицы, если левая часть равенства в логическом операторе равна правой, либо равна уменьшенной на шесть правой части, и значение логического нуля в остальных случаях.

Логические переключатели можно выполнить на обычной логике, на мульти40 плексорах, но проще всего онн реализуются на постоянных запоминающих устройствах (ПЗУ).В таблице представлен пример программирования двух ПЗУ, обеспечивающих реализацию логичес45 ких переключателей 18 и 19.

Логический переключатель 19

1 1 1 0 О 0 0 1 0 1 0 0

0 1 0 0 0 0 0 0 0 0 0 1 в

Продолжение табллцы

1365305

Логический переключатель 19

Логический переключатель 18

ыходиой код

Входной код

Выходной код

Ю М

Входной код

У выхода

Р входа

1 2 3 4 5 6

1((1

1 2 3 4 5 6

° а

О О 1 О О О

1 О О О 1 0

1 1 1 1 О О О О 1 О 1 О

О .1 О О О О О

О 0 О О 1 О 1

О О О

О О О

1 О 1 О 1 О О 1 О 1 О

1: I 1 1 0 О 1 О О О О О 1 1 1 О 1

1 О О 1 О О 1 1 О О О 1

О 1 О О 1 О О 1 О О О О

О О 1 1 О О О 1 О О О 1 1 1 1 О О 1 1 О О О 1 О

О О О 1 О О О 1 О 1 О 1

1 1 1 О 1 О О 1 О О О О

О 1 О 0 О 1 О О 1 О О О

1.11101010001

1 О О О 1 О 1 1 1 О О О О 1 О 1 О 1 О О О 1 О О

О О 1 О 1 О 1 О 1 0 О О 1 1 1 О 1 1 1 О 1 О О О

О О О О 1 О 1 О 1 О 1 О . О 1 О О 1 1 О О О О 1 О

1 1 i 1 О 1

О О О 1 О О

1 О О i О 1 О О 1 1 1 О

О О 1 1 О 1

О О 1 О t О

О О О 1 О 1 1 О 1 О 1 О

1 1 1 О 1 1 О О О О 1 О

О О О 1 1 О О О 1 1 1

О О 1 О 1 1 О О О 1 О 1

О О О О 1 1 О 1 О 1 О 1

1 1 1 О О 1 О О 1 О О О

1 О О О О 1 О 1 1 1 О О

О О 1 О О 1 О 1 О 1 О О

О О О О О 1 О 1 О 1 О 1

Ч

h" входа В выхода

1 2 3 4 5 6 1 2 3 4 5 6

i+ 3)ЛС,ЛС где А

7; и Z;

7 1365

Для всех остальных возможных входных кодов ПЗУ записываются нулевые выходные коды.

Для пуска инвертора (фиг ° 3) не5 обходим предварительный заряд коммутирующих конденсаторов, который осуществляется за счет включения диагональных тиристоров в каждой фазе.

Включение тиристоров производится с 10 помощью короткого импульса, формируемого D-триггером и элементом И 24 из сигналов, поступающих из одновибратора 16 через элемент И 26 и элементы

ИЛИ 21 на диагональные тиристоры 15 мостов ийвертора (фиг. 3), одновременно переводя D-триггер 23 в единичное состояние, запрещающее дальнейшее прохождение-импульсов с одновибратора 16 на вход элемента И 24.

20, Для останова инвертора IIQ сигналу блока 25 запирается логический переключатель 18, при этом перестают формироваться импульсы управления силовыми тиристорами 28. Одновременно 25 снимается сигнал установки в ноль счетчика 22, который начинает отсчет импульсов одновибратора 16 через элемент И 26. При появлении на инt версном выходе счетчика 22 нуля даль- З0 нейший счет в нем прекращается, логи- ческий переключатель 19 запирается, а делители 3 и 9, блок 8 и счетчик .11 устанавливаются в исходное состояние. Для выключения всех тиристоров

35 инвертора достаточно сформировать два-три коммутирующих импульса в любой из фаз для рассматриваемых алгоритмов работы автономного инвертора напряжения. При этом фаза, формирую- 40 щая в данный момент времени широтнорегулируемое напряжение, выключается, а за ней гаснут и две остальные фазы, так как в них силовые тиристоры, работающие в момент останова, соединены с одной шиной питания, отсюда следует, что достаточно иметь двухразрядный счетчик 22.

Для получения импульсов управле. ния, пригодных для включения тиристоров, используется блок 20 выходных формирователей, который усиливает импульсы управления и обеспечивает гальваническую развязку выходных каналов устройства.

Использование предлагаемого устройства позволит, не усложняя его структуру, увеличивать число реализуемых алгоритмов управления, а также

8 осуществлять надежный пуск и останов инвертора напряжения при любой нагрузке. Упрощение устройства позволит также повысить надежность его работы, Формула изобретения

Устройство для управления частотно-регулируемым трехфазным инвертором, содержащее задатчик частоты, соединенный через ведущий генератор с входом первого делителя частоты, формирователь импульсов регулируемой скважности и частоты, вход задания скважности которого соединен с выхо» дом задатчика напряжения, задатчик алгоритма управления, первый коммутатор с информационными входами, первый одновибратор, блок выходных формирователей, выходы которого предназначены для подключения к управлянлцим входам ключей трехфазного инвертора, о т л и ч а ю щ е е с я тем, что, с целью упрощения и расширения функциональных возможностей, оно снабжено синхронизатором, вторым коммутатором с и входами, вторым делителем частоты с и выходами, вторым и третьим одновибраторами, D-триггером, двумя счетчиками, двумя логическими переключателями, каждый из которых имеет три адресных входа, три информационных входа и инверсный вход обнуления, шестью элементами ИЛИ, двумя элементами И и блоком пуска, причем связь адресных,и информационных входов ло„гических переключателей с их выходами определена по формулам

= CA = i — 11ЛВ VCA = з ) Л В, Л BgY

i + 3)ЛВ Л В ; Zi =(А

i)A С,C V(А = i + 2>ЛС С Ча А десятичный код на адресных входах логических переключа телей, выходы первого и второго логических переключателей соответственно, их десятичный номер, 1365305 у °

8> и с„с„

С вЂ” по три информационных входа первого и второго логических переключателей, Э логические операторы в скобках принимают значение логический единицы, если левая часть равенства в логи- О ческом операторе либо равна правой, либо равна уменьшенной на шесть правой части, и принимают значение логического нуля в остальных случаях, первый счетчик выполнен в виде двоичного счетчика на шесть с тремя выходами, при этом задатчик алгоритма соединен с управляющими входами первого и второго коммутаторов через блок синхронизации, синхронизирующий вход которого соединен с выходом формирователя импульсов регулируемой скважности и частоты, счетным входом второго и третьего одновибраторов и вторыми информационными входами обо- рб ,,их логических переключателей, вход, задания частоты формирователя импульсов регулируемой. скважности и частоты соединен с выходом второго коммутатора, входы которого соединены с выходами первого делителя частоты, выходы второго делителя частоты подключены к входам первого коммутатора в порядке, обратном соединению выводов первого делителя частоты и второго коммутатора, выход первого коммутатора подключен к входам первого одновибратора и первого. счетчика, выход второго одновибратора подключен . к третьему информационному входу пер- 4О вого логического переключателя, выход первого одновибратора соединен с первыми информационными входами обоих логических переключателей, с первым, вторым и третьим адресными входами которых соединены соответствующие

f выходы первого счетчика, выход треть; его одновибратора подключен к первому информационному входу второго логического переключателя, к счетному входу .D-триггера и первому входу первого элемента И, а также к первому входу второго элемента И, выход которого соединен со счетным входом второго счетчика, первый, пятый и шестой выходы первого логического переключателя и второй, третий и четвертый выходы второго логического переключателя соединены с соответствующими входами блока выходных формирователей через первые входы элементов ИЛИ, остальные три выхода каждого логического переключателя соединены с соответствующими входами блока выходных формирователей непосредственно, вторые входы элементов ИЛИ объединены и подключены к выходу первого элемента И, второй вход которого соединен с инверсным выходом

D-триггера, инверсные входы обнуления первого логического переключателя, D-триггера и прямой вход установки в

"0" второго счетчика объединены и подключены к выходу блока пуска, инверсный выход. второго счетчика соединен с инверсным входом обнуления второго логического переключателя, вторым входом второго элемента И и входом установки в "0" первого делителя частоты, формирователя импульсов регулируемой скважности и частоты, второго делителя частоты и первого счетчика.

1365305

1365305

Составитель В.Бунаков

Техред Л.Сердюкова Корректор А.Тяско

Редактор И.Горная

Заказ 6653/53 Тираж,665 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно;полиграфическое предприятие, г. Ужгород, ул. Проектная, 4