Селектор аналоговых сигналов
Изобретение относится к импульсной технике и может быть использовано , например, при построении устройств анализа входных сигналов по величине. Предложенный селектор обеспечивает повышение, быстродействия в результате одновременного анализа входных сигналов. Селектор содержит блоки селекции 1.1-1.7 по числу входных сигналов, блоки 2.1-2.8 запоминания . Каждый блок селекции имеет входы 3 и 4 селектируемых сигналов, входы 5, 6 и 7 управляющих сигналов, выход 8 селектируемого сигнала, выходы 9, 10 и 11 управляющих сигналов. Селектор может селектировать также сигналы от большего по величине к меньшему. Для этого изменяют включение входов элемента сравнения каждого блока селекции. При этом сигнал с первого входа 3 блока селекции поступает на первый пход переключателя и на второй вход элемента сравнения. Использование в селекторе новых технических решений позволяет, не снижая точности селекции, без существенных усложнений схеьы значительно повысить его быстродействие по сравнению с прототипом. 1 табл. 3 ил. « L«n
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК ()1) 4 Н 03 К 5/24 5/26
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ
ОПИСАНИЕ ИЗОБРЕТЕНИЯ - в
1 .б
1 — -. с
H АBTOPCHGMV СВИДЕТЕЛЬСТВУ (21) 3855182/24-21 (22) 11.02.85 (46) 15.01.88. Бюл. У 2 (71) Киевское проектно-конструкторское бюро автоматизированных систем управления (72) E.À.Белозерский, В.Л.Жабеев и Л.Г.Капустин (53) 621.374.33 (088.8) (56) Авторское свидетельство СССР
1ll 1170423, кл. Н 03 K 5/26, 1985. (54) СЕЛЕКТОР АНАЛОГОВЫХ СИГНАЛОВ (57) Изобретение относится к импульсной технике и может быть использовано, например, при построении устройств анализа входных сигналов по величине. Предложенный селектор обеспечивает повышение, быстродействия в результате одновременного анализа входных сигналов. Селектор содержит
„„SU„„1367146 А1 блоки селекции 1 ° 1-1.7 по числу входных сигналов, блоки 2.1-2.8 запоминания. Каждый блок селекции имеет входы 3 и 4 селектируемых сигналов, входы 5, 6 и 7 управляющих сигналов, выход 8 селектируемого сигнала, выходы 9, 10 и 11 управляющих сигналов.
Селектор может селектировать также сигналы от большего по величине к меньшему. Для этого изменяют включение входов элемента сравнения каждого блока селекции. При этом сигнал с первого входа 3 блока селекции поступает на первый зход переключателя и на второй вход элемента сравнения.
Использование в селекторе новых технических решений позволяет, не снижая точности селекции, без существенных усложнений схемы значительно повысить его быстродействие по сравнению с прототипом. 1 табл. 3 ил.
1367146
Изобретение относится к импульсной технике и может быть использова! но, в частности, при построении устройств анализа входных сигналов по величине.
Целью изобретения является повышение быстродействия за счет одновременного анализа входных сигналов.
На фнг. 1 представлена блок-схема 10 селектора для восьми входных сигналов; на фиг.2 - структурная схема блока селекции; на фиг. 3 - структур- ная схема блока запоминания.
Селектор аналоговых сигналов со- 1.
I держит блоки селекции i .1-1,7, блоки запоминания 2.1-2.8 по числу входных сигналов. Каждый блок селекции имеет входы 3 и 4 селектируемых сигналов, входы 5-7 управляющих сигналов, вы- 20 ход 8 селектируемого сигнала, выходы
9.-11 управляющих сигналов.
Блок селекции содержит элемент
12 сравнения и переключатель 13, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 14, элемент
ИЛИ 15, первый, второй и третий элементы И соответственно 16,17,18 и инвертор 19.
Каждый блок запоминания содержит триггер 20 и элемент И-НЕ 21. Для управления блоками запоминания се» лектор имеет управляющую шину 22.
Работу блока селекции можно пояснить, рассмотрев все варианты возможных сочетаний его выходных сигналов: 35
1) С=О, а = О, а" = О; U + U
2) СО» а =0 =0 ; U
3) С=О, а = 1, а" = О; U U
4) С=О, а = I, а" = О; U < U
10) С а О а» 0 11 11 ., 45
11) Сl, а = 1, а" = О, U > U
14) С1, а = О, а" = 1, U «< Н";
15) C 1, a = 1, a" = 1, U >U ; 50
16) С l, а = 1, а" = 1, 0 11»
Здесь обозначения сигналов соответствуют приведенным на фиг.2.
В первом варианте на выходе элемента !2 сравнения появляется управляющий сигнал "I который пройдя через элемент ИСКЛЮЧА1!ЩЕЕ ИЛИ 14 как через повторитель, поступает на управВариант U а С С
U 0 О О
U О О 0
U О О О
О О О
О О О
О О О
1 О 0
1 О О
О 1 О
0 О 1
О 0 1
О О
О О 1
О 1 0
I 0 1 ! 1 0
10
l3
15
16 ляющнй вход переключателя 13, в результате чего переключатель пропускает на выход 8 блока 1 меньший по величине сигнал из присутствуницих на его входах 3 и 4 в данном случае сигнал U т.е. !!=У.
С выхода элемента ИСКЛЮЧАЮЩЕЕ
ИЛИ 14 сигнал "I" поступает также на вход инвертора 19 и второй вход второго элемента И.17, являясь раз» решающим для него. С выхода инвертора 19 сигнал "О" поступает на второй вход первого элемента И 16, являясь запрещающим для последнего, На входы третьего элемента И 18 поступает с входов 5 и 6 блока 1 сигнал "О", в результате чего на выходе 11 блока появляется сигнал "О", т.е. а=О ° На выходах 9 и 10 блока 1 первым 16 и вторым 17 элементами 0 формируются сигналы "0 т.е. С = 0 и С - 0.
Значения выходных сигналов блока
1 селекции для всех, упомянутых сочетаний входных сигналов повариантно сведены в таблицу, I 36 7146
Пусть селектор собран по схеме, изображенной на фиг.l, и может селектировать и ранжировать 8 аналоговых сигналов от меньшего к большему.
На входы 3 и 4 блоков селекции самого низкого уровня иерархии 1.4-1.7 поданы селектируемые сигналы; U 1
5 В, U 2 = 2 B, U 3 = 3 B, U 4
=2 В, U5=4 8, U6= 1 В, U7= 10
= О В, U 8 = 1 В, причем на вход 7 блока селекции 1.1 самого высокого уровня иерархии подан сигнал "1".При этом выходы 11 для всех блоков селекции 1.1-1.7 в состоянии "О", на 15 выходах 8 этих блоков появляются сигналы О В, 2В, ОВ, 2В, 2В, IВ, ОВ в порядке нумерации блоков.
Сигналы С на выходах 9 блоков
1.1-1.7 соответственно 0,0,0,0,0,0, 20
1, а сигналы С" на выходах 10 блоков 1.1-1.7 соответственно 1, О, 1, О, О, О, О и на информационных вхо» дах триггеров 20 блоков 2.1-2.7 запоминания появляются соответственно сигналы 0,0,0,0,0,0,1,0. С приходом первого импульса селекции на шину 22 управления сигналы с информационных входов переписываются в соответствующие триггеры. Управляющий вход триггера 20 блока 2.7 блокируется от последующих импульсов селекции, а селектируемое напряжение U7 =
= ОВ исключается из дальнейшего анализа и селекции. 35
Таким образом, сигнал "1" появляется на выходе триггера 20 блока 2.7 запоминания, свидетельствуя о том, что устройство выбрало минимальный сигнал. 40
После первого импульса селекции значения сигналов блоков 1.1-1.7 селекции изменяются следующим образом: на выходах 11 - 0,0,0,0,0,0;.на выхо" дах 8 - IВ, 2В, IB, 2В, 2В, IВ, IВ; 45 сигналы С на выходах 9-0, 0,1,0,0, 0,0, сигналы С" на выходах 10
1,0,0,0,0,1,0. На информационных входах триггеров 20 блоков 2.1-2.8 запоминания устанавливаются сигналы: 50
0,0,0,0,0, 1,0,0.
С приходом второго импульса селек ции на управляющую шину 22 сигналы с информационных входов. триггеров
20 всех, кроме седьмого блоков sanoминания, переписываются на соответствующие выходы.
Управляющий вход триггера 20 бло1 ка 2.6 блокируется от последующих импульсов селекции, а селектируемое напряжение U6--IB исключается из дальнейшего анализа и селекции.
Таким образом, в результате подачи второго импульса сигнал "1" по является на выходе триггера 20 блока
2,6 запоминания, свидетельствуя о том, что устройство выбрало минимальный из оставшихся еще не селектированных сигналов.
После двух импульсов селекции сигналы U7 = ОВ и U6 = IВ считаются выбранныьж, о чем свидетельствуют сигналы "1" на выходах триггеров блоков 2.7, 2.6 запоминания.
После второго импульса селекции формируются другие сигналы на выходах блоков 1.1-1.7: на выходах 11
0,0,0,0,0,0,0, на выходах 8-1В, 2В, IВ, 2В, 4В, IВ, сигналы С на выходах
9 - 0,0,0,0,0,0,0, сигналы С на выходах 10 - 1,О,I 0,0,0,1
На информационных входах триггеров 20 блоков 2.1-2.8 запоминания устанавливаются сигналы 0,0,0,0,0, 0,0,1
Далее с приходом последующих импульсЬв селекции выбираются триггеры блоков запоминания в порядке возрастания величин сигналов, поданных на входы 3 и 4 блоков I 4-1.7 селекции самого низкого уровня иерархии.
Таким образом, устройство выполняет селекцию входных аналоговых сигналов от меньшего по величине к большему с приходом импульсов селекции, т. е. ранжирует их.
Селектор аналоговых сигналов может селектировать также сигналы в другом напр авле нии, т. е. от больше го по величине к меньшему. Для этого необходимо изменить включение входов элемента 12 сравнения каждого блока селекции так, чтобы сигнал с первого входа 3 блока селекции поступал на первый вход переключателя 13 и второй вход элемечта 12 сравнения, а сигнал с второго входа 4 блока селекции поступал на второй вход переключателя 13 и первый вход элемента
12 сравнения.
Использование в селекторе предложенных технических решений позволяет, не снижая точности селекции без существенных усложнений схемы, зна1 чительно повысить его быстродействие по сравнению с известными устройствами °
1367146
Формула изобретения
Селектор аналоговых сигналов, содержащий блоки селекции, в состав каждого из которых входят элемент сравнения и переключатель, первый и второй входы которых соединены соответственно с первым и вторым входами элемента сравнения, элемент
ИСКЛЮЧАЮЩЕЕ ИЛИ и первый элемент И, шины входных селектируемых сигналов, блоки запоминания по числу входных сигналов, в состав каждого из которых входят триггер и элемент И-НЕ, выход которого соединен с уравляющим входом триггера, инверсный выход которого соединен с первым входом элемента И-НЕ, вторым входом соединенно"
ro с управляющей шиной селектора, отличающийся тем, что, с целью повышения быстродействия за счет одновременного анализа входных сигналов, блоки селекции соединены между собой иерархически, причем первый выход, первый и третий входы блоков селекции более высокого уровня иерархии соединены с пятым входом, первым и четвертым выходами одного блока селекции более низкого уровня иерархии соответственно, а его третий выход, второй и четвертый ьходы соединены с пятым входом, первым и четвертым выходами другого блока селекции более низкого уровня иерархии соответственно, при этом к первым и вторым входам блоков селекции самого .низкого уровня иерархии подключены шины входных селектируемых сигналов, а к первым, вторым и третьим выходам подключены информационные входы триггеров соответствующих блоков запоминания, а к их третьим и четвертым входам подключены выходы триггеров соответствующих блоков запоминания, причем в каждый блок селекции введены второй и тре10 тий элементы И, элемент ИЛИ, инвертор, а первый вход блока селекции подключен к первому входу элемента сравнения, второй вход блока селекции - к второму входу элемента срав15 нения, а пятый вход блока селекции соединен с первыми входами первого и второго элементов И, выходы которых соединены с вторым и третьим выходами блока селекции соответствен20 но, третий вход которого соединен с первыми входами элемента ИЛИ и третьего элемента И, выход которого соединен с четвертым выходом блока селекции, четвертый вход блока се25 лекции соединен с вторыми входами третьего элемента И и элемента ИЛИ, выход которого соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен непосредствен30 но с управляющим входом переключателя, вторым входом второго элемента И и через инвертор подключен к второму входу первого элемента И, причем выход элемента сравнения соеЗ5 динен с вторым входом элемента ИСКЛЮЧАКЮф:Е ИЛИ, а выход переключателя соединен с первым выходом блока селекции.
1367146 фи Р2
Проиэводственно-полиграфическое предприятие, r.Ужгород, ул.Проектная, 4
Редактор Н.Швыдкая
Заказ 6851/54
Составитель Н. Маркин
Техред N.Õîäàíè÷ Корректор С.Шекмар
Тираж 928 Подписное
ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий
113035, Москва, Ж-35, Раушская наб., д.4/5
