Аналого-цифровой преобразователь

 

Изобретение относится к вычислительной технике и может быть использовано в электроизмерительных приборах. Изобретение позволяет повысить точность преобразования. Это достигается тем, что разброс погрешностей цифроаналогового преобразователя 2 компенсируется при цифровом усреднении двух следующих друг за другом преобразований цифровым усреднителем А кодов, который управляется с помощью регистров 3, 5 сдвига и блока 6 управления. 3 з.п. ф-лы, 4 ил., 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (I9)® (II) А1 (51) 4

ПИСАНИЕ ИЗОБРЕТ

Вх

ОСУДАРС1 . ЕННЫЙ КОМИТЕТ СССР

О ДЕЛАМ ИЗОБРЕТЕКИЙ И ОТКРЫТИЙ

А BTOPCKOMV СВИДЕТЕЛЬСТВУ (21) 3782323/24-24 (22) 01.08.84

46) 23.01.88. Бюл. N"- 3

71) Ленинградское производственное бъединение "Электронприбор"

72) Е.И. Андреев, А.И. Бухштаб

Э.З. Гинзберг

53) 681.325 (088.8)

56) Патент ФРГ N 2602315, л. Н 03 К 13/62, опублик. 1977.

Заявка ФРГ N- 2942948, л. Н 03 К 13/03, опублик. 1980. (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к вычисли тельной технике и может быть использовано в электроизмерительных приборах.

Изобретение позволяет повысить точность преобразования. Это достигается тем, что разброс погрешностей цифроаналогового преобразователя 2 компенсируется при цифровом усреднении двух следующих друг за другом преобразований цифровым усреднителем 4 кодов, который управляется с помощью регистров 3, 5 сдвига и блока 6 управления.

3 з.п. ф-лы, 4 ил., 1 табл.

1368990

Изобретение относится к вычислительной технике и может быть использовано в электроизмерительных приборах. 5

Цель изобретения — повышение точности преобразования.

На фиг. 1 приведена функциональная схема устройства; на фиг. 2 — функциональная схема цифроаналогового 10 преобразователя; на фиг. 3 — функциональная схема блока управления; на фиг. 4 — функциональнвя схема цифрового усреднителя кодов.

Устройство содержит компаратор 1, 15 цифроаналоговый преобразователь 2, первый регистр 3 сдвига„ цифровой усреднитель 4 кодов, второй регистр 5 сдвига, блок 6 управления, выходную шину 7. 20

Цифроаналоговый преобразователь (фиг. 2) содержит ключ 8, два накопительных элемента, выполненных на конденсаторах 9 и 10, общую шину 11, вход 12, ключи 13-16, триггер 17, эле-25 менты ИЛИ-НЕ 18-21.

Блок 6 управления (фиг. 3) содержит генератор 22 импульсов, имеющий выход 23, регистр 24 сдвига с тактовым входом 25, элемент HJIH-НЕ 2, 30 элемент И-НЕ 27, инвертор 28, гервую группу 29 элементов ИЛИ-НЕ, вторую группу 30 элементов ИЛИ-НЕ, инверторы 31 и 32, элементы И-ИЛИ-НЕ 33 и

34, инвертор 35.

Цифровой усреднитель 4 кодов (фиг. 4) содержит триггер 36, элементы И 37 и 38, регистры 39 и 40 сдвига, элемент ИЛИ-НЕ 41, элементы И 42 и 40

43, сумматор 44.

Аналого-цифровой преобразователь

АЦП построен по принципу поразрядного уравновешивания с циклическим цифроаналоговым преобразователем 2 45

ЦАП в цепи обратной связи компаратора 1. При этом производится цифровое интегрирование и усреднение результата двух преобразований, производимых при взаимном изменении функ- 5О ций заряжаемого 9 и разряжаемого 10 конденсаторов.

Напряжение на выходе ЦАП, соответствующее одной разрядной цифре двоичного кода, формируется за два такта. В первом также производится либо заряд одного из конденсаторов, например конденсатора 9, либо разряд другого конденсатора 10 через открытые в этом также ключи 13 или 16 соответственно. Заряд конденсатора

9 производится в случае, если реализуемой разрядной цифрой является 1, а разряд конденсатора 10 производится в случае, если реализуемой разрядной цифрой является О. В этом же первом такте на некоммутируемом конденсаторе,(в случае реализации 1, это конденсатор 10, а в случае реализации

О, это конденсатор 9) осуществляется хранение напряжения, сформированного в предыдущем рабочем цикле ЦАП 2. Во втором такте, когда все заряжающие и разряжающие транзисторы заперты, производится отпирание ключа 8 и выравнивание напряжения на конденсаторах

9 и 10. Сумма напряжений на конденсаторах 9 и 10 при этом делится на два, что соответствует суммированию напряжения только что сформированного двоичного разряда с суммой напряжений разрядов, сформированных в предыдущих циклах. где а; — разрядная цифра (О или 1) .

Формирование напряжения, соответствующего двоичному коду, начинается с младшего разряда.

Основной составляющей погрешности

ЦАП 2 является погрешность, связанная с относительным разбросом емкостей конденсаторов 9 и 10. ,6C„

u,ап = — 4С

С,-Cz где b,С = -- --- С С =- 2С

2 1 2 Ф ,где С, и С вЂ” номиналы емкостей конден са торов .

Передаточная характеристика АЦП с таким ЦАП имеет вид монотонной дуго образной кривой с максимальным отклонением от идеальной передаточной характеристики в центре в ту или другую сторону, в зависимости от знака дС.

Введение в ЦАП 2 второго ключа 15, триггера 17, элементов 18 — 21 позволяет одно из преобразований осуществить таким образом, что в качестве заряжаемого конденсатора ЦАП 2 выступает конденсатор 9, а в качестве разряжаемого конденсатора выступает конденсатор 10, а второе преобразование так, что конденсатор 10 становится

1368990 заряжаемым, а конденсатор 9 разряжаемым. Таким образом, после каждого из преобразований функции конденсаторов 9 и 10 взаимно изменяются а

5 погрешности аналого-цифрового преобразователя за счет разброса емкости конденсаторов 9 и 10 одинаковы по величине и имеют разный знак. Эти погрешности компенсируются при цифро- 1ð вом усреднении двух следующих друг за другом преобразований цифровым усреднителем 4.

При этом на вход триггера 17 поступает сигнал начала преобразования 15 и изменяет его состояние на противоположное. Так происходит перед каждым преобразованием. На первые входы элементов 18 и 21 поступают "нулевые" команды в зависимости от состояния триггера 17 включения одного из ключей 13 или 14. На первые входы поступают "нулевые" команды включения одого из ключей 14 или 16, в зависи— ости от состояния триггера 17. Вхо- 25 элементов 18-21 связаны с выходаи триггера 17 и соответствующими выодами блока 6, по которым поступают оманды заряда и разряда конденсатоов ЦАП 2 таким образом, что функци- gp нирующие в данном преобразовании аряжающий и разряжающий ключи нахоятся в противоположных плечах ЦАП 2. акое диагональное управление ключаи ЦАП 2, когда функционирующие в дан35 ом преобразовании заряжающий и разяжающий ключи ЦАП 2 разделены заперым в первом такте преобразования лючом 8, позволяет заряжать до напяжения эталонного источника один из 40 онденсаторов и одновременно разряать другой конденсатор. Такая операия одновременного заряда и разряда. онденсаторов необходима при формиовании исходного для начала каждого реобразования напряжения 0,5 U на

ыходе ЦАП 2 беэ дополнительных клюей.

Работа каждого из блоков устройста синхронизируется и управляется ре50 истрами 3 и 5 и блоков 6. Последоваельность операций в процессе преобазования приведена в таблице.

Циклическая развертка строки прозводится регистром 24, на тактовый ход которого поступают импульсы с енератора 22. В начале каждой строки а второй вход регистра 24 производитя запись нулевого сигнала, поступающего с выхода элемента 26. Иа первые входы регистра 24 поступают поочередно нулевые сигналы с выходов регистра 5, осуществляющего развертку кадра им измерения по строкам. Запись нулевого сигнала на второй вход регистра 5 осуществляется элементом 27, а сдвиг осуществляется инвертором 28, подключенным к первому входу регистра 5. Сдвигом регистра 5 и записью регистра 24 управляет первая группа элементов 26, выходы которых подключены к входам элемента 26. Сдвиг нуля в регистре 24 происходит с первой ячейки до той, на входе которой нулевой сигнал. Нулевой сигнал перемещается от третьего к (и+1) -му разряду на один разряд после окончания каждой строки. Началу кадра преобразования соответствует появление единичного сигнала на седьмом выходе блока 6.

Перед формированием каждой строки кадра измерения происходит опрос результата сравнения напряжения на выходе ЦАП 2 с входным напряжением АЦП.

Этому соответствует появление нулевого сигнала на выходе регистра 24.

При этом на второй вход регистра 3 поступает единичный сигнал с инвер,тора 31, а с выхода компаратора в ( первый разряд регистра 3 записывается информация с компаратора 1. Появление нулевого сигнала на втором выходе регистра 24 вызывает сдвиг информации в регистре 3 за счет появления единичного сигнала на инверторе 32 и появление нулевых сигналов на выходах элементов 33 и 34. Появление двух нулевых сигналов на четвертом и пятом блока выходах 6 соответствует командам заряда и разряда конденсаторов 9 и 10 ЦАП 2 одновременно. Эта операция в первом такте цикла формирования на выходе ЦАП 2 напряжения равного 0,5 Uд возможна при диагональном управлении ключами ЦАП 2 с помощью триггера 17, элементов 18-21.

Сигналы на четвертом и пятом выходах состробируются генератором 22 и их длительность составляет один такт генератора 22, т.е. равна половине периода. Во время второго такта генератора 22 всегда появляется единичный сигнал на выходе инвертора 35 и на шестом выходе блока 6.

Содержимое регистра 3 циклически опрашивается регистром 24 строчной развертки с помощью первой группы

1368990 элементов 29, при этом длина каждой последующей строки возрастает на один шаг. В зависимости от содержимого раз. рядов регистра 3 на четвертом и пятом

5 выходах появляются команды заряда или разряда конденсаторов ЦАП 2. В момент появления единичного сигнала на седьмом выходе блока код единичного преобразования в регистре 3 уже сформирован и может быть принят с и-1 выходов регистра 3 регистрами цифрового усреднителй 4.

В зависимости от состояния триггера 6 элементы 37 и 38 записывают информацию в регистр 39 или в регистр

40. После записи информации в регистры 39 и 40 производится сдвиг информации в обоих регистрах пачкой импульсов с элемента 41. Через элемен- 20 ты 42 и 43 эта информация поступает на сумматор 44 и появляется на выходе 1 в виде последовательного кода. и-разрядный последовательный двоичный код на выходе АЦП соответствует 25 усредненному значению кода, где уже скомпенсирована погрешность, вносимая ЦАП 2.

Фо рмула из об ре те н ия

1. Аналого-цифровой преобразователь, содержащий компаратор, первый вход которого является входной шиной, второй вход соединен с выходом цифроаналоГового преобразователя, а выход компаратора соединен с первым входом первого регистра сдвига, второй вход которого соединен с первым выходом блока управления, второй, 4О третий, четвертый и пятый выходы которого соединены соответственно с пер. вым и вторым входами второго регистра сдвига, первым и вторым входами цифроаналогового преобразователя, третий вход которого является шиной опорного напряжения, о т л и ч а ю— шийся тем, что, с целью повышения точности преобразования, в него введен цифровой усреднитель кодов, первый вход которого соединен с п-выходами первого регистра сдвига, п-1 выходов которого соединены с первой группой входов блока управления, второй и третий входы цифрового усредни- 55 теля кодов объединены соответственно с четяертым и пятым входами цифроаналогового преобразователя и соединены соответственно с шестым и седьмым выходами блока управления, выход цифрового усреднителя кодов является выходной шиной, вторая группа входов блока управления соединена соответственно с группой выходов второго регистра сдвига, а восьмой выход .блока управления соединен с третьим входом первого регистра сдвигов.

2. Преобразователь по и. 1, о т— л и ч а ю шийся тем, что блок управления выполнен на регистре сдвига, генераторе импульсов, первой группе и-1 элементов ИЛИ-НК, второй группе п элементов ИЛИ-НЕ, элементе ИЛИНЕ, элементе . И-НЕ, четырех инверторах, двух элементах И-ИЛИ-НЕ, выход первого элемента И-ИЛИ-НЕ объединен с первым входом второго элемента ИИЛИ-НЕ и является четвертым входом блока управления, вход первого элемента И-ИЛИ-НЕ объединен с вторым входом второго элемента И-ИЛИ-НЕ, соединен с выходом первого инвертора и является восьмым выходом блока управления, группа входов первого элемента И-ИЛИ-НЕ соединена с соответствующими выходами первой группы элементов ИЛИ-НЕ, первыми входами которой является первая группа входов блока управления, вторые входы первой группы элементов ИЛИ-НЕ объединены соответственно с первыми входами второй группы элементов ИЛИ-НЕ и соединены соответственно с выходами регистра сдвига, начиная с третьего разряда выход второго разряда регистра сдвига соединен с входом первого инвертора и первым входом и-го элемента

ИЛИ-НЕ второй группы элементов ИЛИ-НЕ вторые входы которой объединены с соответствующими первым входами регистра сдвига и входами элемента ИНЕ и являются(второй группой входов блока управления, группа выходов второй группы элементов ИЛИ-НЕ соединена с соответствующим входами элемента

ИЛИ-НЕ, и-выход группы выходов второй группы элементов ИЛИ-НЕ является седьмым выходом блока управления, выход элемента ИЛИ-НЕ соединен с входом второго инвертора и вторым входом регистра сдвига, третий вход которого соединен с вторым входом первого элемента И-ИЛИ-НЕ, входом третьего ин— вертора, третьим входом второго элемента И-ИЛИ-НЕ и соединен с выходом генератора импульсов, выход первого разряда регистра сдвига соединен со

1368990

Последовательность операций в процессе аналого-цифрового преобразования

Порядок записи омер роки разрядных цифр в регистрах 3 5, 24

4 5

1 0,5 Ь OK

"э а 1

ОК а 2 а 3

ОК входом четвертого инвертора, выходом которого является первый выход блока управления," пятый и шестой выходы которого являются соответственно выходами второго элемента И-ИЛИ-HE u тре тье го инве ртора, выходы в торо го инвертора и элемента И-НЕ являются соответственно вторым и третьим выходами блока управления.

3. Преобразователь по и. 1, о т личающийс я тем,чтоцифровой усреднитель кодов выполнен на двух регистрах сдвига четырех эле1 15 ментах И, элементе ИЛИ-НЕ, сумматоре и триггере, входом которого является третий вход цифрового усреднителя кодов, инверсный вход триггера соединен с первым входом первого элемента И, 20 прямой выход — с первыми входами второго элемента И и элемента ИЛИ-НЕ, второй вход которого является вторым входом цифрового усреднителя кодов, а выход соединен с объединенными так- 2

5 товыми входами первого и второго ре— гистров сдвига, первыми входами треьего и четвертого элементов И, втоые входы которых соединены соответ.твенно с выходами первого и второго егистров сдвига, а выходы третьего четвертого элементов И соединены оответственно с первым и вторым вхоами сумматора, выход которого являтся выходом цифрового усреднителя, нформационные входы регистров поразядно объединены и являются первыми ходами цифрового усреднителя кодов, торые входы первого и второго элеентов И являются третьим входом циф40 ового усреднителя кодов.

4. Преобразователь по и. 1, о т— и ч а ю шийся тем, что цифро.— аналоговый преобразователь выполнен à четырех элементах ИЛИ-НЕ, двух накопительных элементах, выполненных на конденсаторах, пяти ключах, триггере, счетным входом которого является пятый вход цифроаналогового преобразователя, инверсный выход триггера соединен с первыми входами первого и второго элементов ИЛИ-НЕ, прямой выход соединен с первыми входами третьего и четвертого элементов ИЛИНЕ, второй вход первого элемента ИЛИНЕ объединен со вторым входом четвертого элемента ИЛИ-НЕ и является вторым входом цифроаналогового преобразователя, второй вход третьего элемента ИЛИ-НЕ объединен со вторым входом второго элемента ИЛИ-НЕ и является первым входом цифроаналогового преобразователя, выходы первого, второго, третьего и четвертого элементов

ИЛИ-НЕ соединены соответственно с управляющими .входами первого, второго третьего и четвертого ключей, вход последнего из которых объединен с входом первого ключа, первыми выходами первого и второго конденсаторов и является общей шиной, выход четвертого ключа объединен с выходами пятого и второго ключей, вторым выводом второго конденсатора и является выходом цифроаналогового преобразователя, вход второго ключа объединен с входом третьего ключа и является третьим входом цифроаналогового преобразователя, выход третьего ключа объединены с выходом первого ключа, вторым выводом первого конденсатора и соединен со входом пятого ключа, управляющий вход которого является четвертым входом цифроаналогового преобразователя.

1368990

Продолжение таблицы

1 1

Номер строки

4 0,5 U 3

5 0 5 Uэ 4 а 4

ОК

ОК вЂ” —— а 5 формирование на выходе ЦАП 2 напряжения, равного половине эталонного напряжения, опрос компаратора 1 ° а, а„, а, — операции последовательного фоммирования кода В ЦАП, цифровой двоичный код АЦП, операция записи очередной разрядной цифры в регистр 3.

П р и м е ч а н и е 0 5 U>

ОК а,, а,, Последовательностьопераций в процессе аналого-цифрового преобразования

Порядок записи разрядных цифр в регист" рах 3, 5, 24 °

1368990