Устройство для кодирования формы электрического импульса

 

Изобретение может быть использовано при анализе формы детерминированных и случайных импульсных сигналов . Цель изобретения - повышение надежности устройства. Устройство содержит компараторы 1-3, источник 4 опорного напряжения, элемент ИЛИ 6, генератор 7 квантующих импульсов и источники 8 импульсов. Для достютения поставленной цели введень источник 5 опорного напряжения, резистивный делитель 9, формирователи 10 и II импульсов, регистр 12 сдвига, реверсивный счетчик 13 импульсов, делитель 14 частоты с управляемым коэффициентом деления и образованы новые функциональные связи. В описании дан пример выполнения делителя 14 частоты с управляемым коэффициентом деления. 1 3.п. ф-лы, 1 ил. б €

СОЮЗ СОВЕТСНИХ .СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51)4 G 01 R 29/02

Ы.! и1У; Е",А

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АBTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4091287/24-2) (22) 07.07.86 (46) 30.01 88. Бнэл. М 4 (72) Г.Н.Орлов, В,В.Жертовский, О.Н.Василенко и А.П.Надолинский (53) 621.317.75 (088.8) (56) Авторское свидетельство СССР

У 993159, кл. G 01 R 29/02, 1981, (54) УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯ ФОРМЬ1

ЭЛЕКТРИЧЕСКОГО ИМПУЛЬСА (57) Изобретение может быть использовано при анализе формы детерминированных и случайных импульсных сигналов. Цель изобретения — повышение надежности устройства. Устройство со„„SU„„1370616 А1 держит компара торы 1-3, источник 4 опорного напряжения, элемент ИЛИ 6, гене ра тор 7 квантующих импульсов и источники 8 импульсов. Для достижения поставленной цели введены источник 5 опорного напряжения, резистивный делитель 9, формирователи 10 и 11 импульсов, регистр 12 сдвига, реверсивный счетчик 13 импульсов, делитель

)4 частоты с управляемым коэффициентом деления и образованы новые функциональньie связи ° В описании дан пример выполнения делителя 14 частоты с управляемым коэффициентом деления.

1 з.п. ф-лы, l ил.

1370616

Изобретение относится к импульсной технике и может быть использовано при анализе формы детерминированных и случайных импульсных сигналов.

Цель изобретения — повышение надежности устройства.

На чертеже приведена структурная схема устройства для кодирования формы электрического импульса. 10

Устройство для кодирования формы электрического импульса содержит первый 1, второй 2 и третий 3 компараторы, первый 4 и второй 5 источники опорных напряжений, элемент ИЛИ 6, генератор 7 квантующих импульсов, счетчики 8 импульсов, резистивный делитель 9, первый 10 и второй 11 формирователи импульсов, регистр 12 сдвига, реверсивный счетчик 13 им- 20 пульсов, делитель 14 напряжения с управляемым коэффициентом деления, входную шину 15, шину 16 логического нуля, выходные шины 17, первые входы компараторов 1 и 3 соединены с вход- 25 ной шиной устройства, выход источника 4 опорного напряжения подключен к второму входу компаратора 1, выходы счетчиков 8 являются выходными шинами 17 устройства, информационный вход 30 первого счетчика. 8 подключен к шине логического нуля, информационные входы последующих счетчиков 8 подключены к выходам предыдущего счетчика 8, счетные входы счетчиков 8 соединены с выходом генератора 7, делитель 14 соединен с выходом источника 5, выход делителя 14 соединен с первым входом компаратора 2 и через резистинный делитель 9 с вторым входом 40 компаратора 3, управляющие входы делителя 14 соединены с соответствующими выходами реверсивного счетчика 13 импульсов, вход установки в "0 которого объединен с входом регистра 12 45 сдвига и подключен к выходу компаратора 1, входы сложение и вычитания реверсивного счетчика 13 импульсов соединены соответственно с первым и вторым входами элемента ИЛИ 6 и выхо50 дами формирователей 10 и 11 импульсов, входы которых подключены соответственно к выходам компараторов 2 и 3, синхронизирующнй вход регистра

12 сдвига соединен с выходом элемента ИЛИ 6, информационный вход — с выходом компаратора 2, второй вход которого подключен к шине 15 устройства, выходы регистра 12 сдвига подключены к соответствующим управляющим входам счетчиков 8 импульсов.

Делитель 14 состоит из Ь последовательно включенных П-образных резистивных ячеек 18, вход первой резистивной ячейки 18 является входом делителя 14, выход последней резистивной ячейки 18 является выходом делителя 14 и коммутаторов 19, замыкающий контакт каждого из которых подключен между входом и выходом соответствующей резистивной ячейки 18, а размыкающий — между общим выводом ячейки 18 и общей шиной устройства, управляющие входы коммутаторов 19 являются управляющими входами делителя.

Устройство работает следующим образом.

Исследуемый сигнал U(e) через шину 15 поступает на первые входы компаратаров 1 и 3 и второй вход компаратора 2. Компараторы 1-3 срабатывают при превышении напряжением на их вторых входах напряжения на кх первых входах, т.е на их выходах появляется уровень логической единицы. Коэффициент деления делителя 14 зависит от состояния выходов реверсивного счетчика 13. В исходном состоянии коэффициент деления минимален. Коэффициент деления резистивного делителя 9 равен 1/1, где d — величина отношения двух соседних уровней (большего к меньшему), по которым ведется кодиро- вание формы входного электрического импульса. Количество счетчиков 8 выбирается из соотношения

1а а

К 7 — -Я-- мин где а - наименьший относительный уровень, от которого начинается цифровое отображение формы сигнала.

В исходном состоянии (при U(t)

= О) регистр 12 сдвига и реверсивный счетчик 13 импульсов принудительно удерживаются в нулевом состоянии напряжением, снимаемым с выхода компаратора 1. Исходное состояние счетчиков 8 импульсов безразлично. На выходе компаратора 2 присутствует напряжение логического нуля, на выходе компаратора 3 — напряжение логической единицы. При появлении сигнала

U(t) и достижении им напряжения на источнике 4 опорного напряжения на выходе компаратора 1 появляется уровень логического нуля, который разре1370616 шает работу регистра 12 сдвига и реверсивного счетчика 13. Затем при дальнейшем росте U(t) и достижении им напряжения на втором входе компаратора 3 на его выходе появляется уровень

5 логического нуля. После этого при достижении входным сигналом напряжения на первом входе компаратора 2 на его выходе появляется уровень логической единицы, что приводит к срабатыванию формирователя 10 импульсов ° При этом формирователь 10 вырабатывает короткий импульс. Этот импульс, поступающий на тактирующие входы счетчиков

8, производит запись нуля в первый счетчик 8 и перепись информации из каждого предыдущего счетчика 8 в последующий. Это обеспечивает подготовку первого счетчика 8 к измерению на первом абсолютном уровне. Кроме этого, импульс с выхода формирователя

10 через элемент ИЛИ 6 поступает на синхронизирующий вход регистра 12 сдвига. При этом по срезу этого им- 25 пульса в первый разряд регистра 12 сдвига записывается единица, так как на информационном входе присутствует уровень логической един,щы с выхода компаратора 2. Единицей с первого выхода регистра 12 сдвига разрешается работа первого счетчика 8 по счетному входу, так как начинается измерение на первом абсолютном уровне.

Одновременно по заднему фронту импульса с формирователя 10 в счетчике

13 записывается единица в младшем разряде, что влечет за собой отключение первой ячейки 18 делителя 14 и увеличение коэффициента деления, а следовательно, и напряжения на его выходе в d раз. При этом компаратор

2 возвращается в нулевое состояние, так как íà его выходе появляется уровень логического нуля нследсгние 45 того, что напряжение на его первом входе превышает напряжение на шине

15 устройства. Таким образом, после первого срабатывания компаратора 2 начинает работать по счетному входу первый счетчик 8 и опорное напряжение на первом входе компаратора 2 увеличивается в d раз. При дальнейшем росте амплитуды входного сигнала У(С) и достижении им нового опорного напряжения на первом входе компаратора

2 на его выходе появляется уровень логической единицы, в результате чего на выходе формирователя 10 импульсон вырабатывается снова короткий импульс. Этот импульс осуществляет перенос информации из первого счетчика

8 но второй и т.д. Первый счетчик 8 устанавливается в нулевое состояние, что обеспечивает подготовку этого счетчика к измерению на новом абсолютном уровне. Кроме этого, по срезу второго импульса производится сдвиг информации в регистре 12 сдвига на один такт, т.е. появляется уровень логической единицы и на его втором выходе. Этот уровень разрешает работу по счетному входу второго счетчика 8. Одновременно по срезу второго импульса с выхода формирователя JO в счетчик 13 досчитывается еще одна единица, н результате чего младший разряд реверсивного счетчика 13 устанавливается в "0",а второй разрядI I I I н 1, что влечет за собой включение первой ячейки 18 и выключение второй ячейки 18 делителя. Выключение второй ячейки 18 увеличивает коэффициент деления, а следовательно, и опорное напряжение на первом входе компаратог ра 2 в d раз по сраннению с исходным состоянием, т.е. опорное напряжение на первом входе компаратора 2 увеличивается еще в d раз. При этом компаратор 2 снова возвращается в нулевое состояние, т.е. Hà его выходе поянляется уровень логического нуля, так как напряжение на первом входе пренышает напряжение на шине 15 устройства. Таким образом, после второго срабатывания компаратора 2 опорное напряжение на его первом нходе увеличивается еще в d pas, во второй счетчик 8 переписывается информация о длительности фронта входного сигнала между первым и вторым абсолютными уровнями, первый счетчик 8 подготавливается к измерению на новом абсолютном уровне.

При дальнейшем росте амплитуды входного сигнала снова срабатывают компаратор 2 и формирователь 10 ° При этом информация из первого счетчика

8 переписывается во нторой, из второго счетчика 8 — в третий, первый счетчик 8 устанавливается в нулевое состояние. После этого в третий счетчик 8 записывается информация о длительности фронта входного сигнала между первым и третьим уровнями, во второй счетчик 8 — информация о длительности фронта между первым и вто5 )3706 рым уровнями, первый счетчик 8 подготавливается в измерению на новом абсолютном уровне ° Кроме этого, регистр 12 по срезу третьего импульса с формирователя 10 разрешает работу по счетному входу третьего счетчика 8 и опорное напряжение на первом входе компаратора 2 увеличивается еще в

d pas.

Таким образом, после К срабатыва- 10 ний компаратора 2 разрешается работа по счетному входу всех счетчиков 8 и коэффициент деления делителя 14 увеличивается в d раз. При этом в К-й счетчик 8 записывается информация î )5 длительности фронта между первым и

К-м абсолютными уровнями, в (К-1)-й счетчик 8 — информация о длительности фронта между первым и (К-1)-м абсолютными уровнями и т.д., первый 20 счетчик 8 устанавливается в нулевое состояние. Это означает, что устройство подготовлено для кодирования формы электрического импульса по К относительным уровням, т.е. на К-м счетчике 8 после К-го срабатывания компаратора 2 измеряется длительность импульса на наименьшем относительном уровне, а на первом счетчике 8 — на наибольшем относительном уровне. Ос- 30 тальные счетчики 8 измеряют длительность на относительных уровнях, лежащих между наибольшим и наименьшим относительными значениями.

Если амплитуда входного сигнала 35

U(t) продолжает увеличиваться и срабатывает снова компаратор 2, то информация в счетчиках 8 также переписывается из предыдущего счетчика в последующий и первый счетчик 8 ус- 40 танавливается в нулевое состояние.

Информация,.накопленная ранее в К-м . счетчике 8, в этом случае теряется, так как уровень, на котором он производил измерение, находится ни- 45 же наименьшего относительного уровня, по которому производится кодирование формы электрического импульса.

Переписанная по (К+1)-му срабатыванию компаратора 2 информация из счет- 50 чика 8. (К-1) в счетчик 8.К в этом случае соответствует снова наименьшему относительному уровню, по которому производится кодирование формы электрического импульса. Таким обра- 55 эом, сохраняется соответствие .счетчиков 8 относительным уровням, по которым производится кодирование фор"

Mbl .

16 6

Аналогично работает устройство до достижения входным сигналом U(t) своего максимального значения, Если компаратор 2 срабатывает i раз, опорное напряжение на первом входе компаратора 2 равно А „,„ d ", где А„„„ минимальное опорное напряжение на первом входе компаратора 2 при включении всех ячеек IS делителя 14. Миплитуда входного счетчика в этом случае находится между A„„„ d и А „„ / ".

Опорное напряжение на втором входе компаратора 3 равно А „„ d", так как коэффициент деления реэистивного делителя 9 равен )/d . Таким образом, по срезу входного импульса при достижении им напряжения A„„„d" срабатывает компаратор 3, т,е. на его выходе появляется уровень логической единицы, что приводит к срабатыванию формирователя 11 импульсов, который вырабатывает короткий импульс. Этот им пульс через элемент ИЛИ 6 поступает на синхронизирующий вход регистра )2 сдвига. Так как íà его информационном входе в это время присутствует, уровень логического нуля с выхода компаратора 2, то по срезу синхронизирующего импульса на первом выходе регистра )2 сдвига появляется уровень логического .нуля, который запрещает работу по счетному входу первого счетчика. К этому моменту в этом счетчике находится информация о длительности входного импульса на наивысшем относительном уровне, по которому производится кодирование формы электрического импульса. Одновременно по срезу импульса с формирователя 11 содержимое реверсивного счет» чика )3 уменьшается на единицу, что приводит к уменьшению коэффициента деления делителя 14, а следовательно, и опорного напряжения на втором входе компаратора 3 в d раз. Опорное напряжение на втором входе компаратора

3 становится равным А,„„, O . Компаратор 3 возвращается в нулевое состояние, т.е. на его выходе появляется уровень логического нуля, так как напряжение на первом входе превышает напряжение на втором входе. При дальнейшем уменьшении входного сигнала

u(e) и достижении им напряжения

А„„„.J снова срабатывают компаратор

3 и формирователь )1. При этом запрещается работа по счетному входу второго счетчика S, а опорное напряжение на втором входе компаратора 3 умень

1370616 шается еще в / раз. Компаратор 3 снова возвращается в нулевое состояние.

Таким образом, по мере окончания входного сигнала U(t) регистр 12 сдвига запрещает работу в счетном ре5 жиме счетчиков 8 и коэффициент деления делителя 14 уменьшается в раз при каждом срабатывании компаратора

3. По окончании входного сигнала ин- 10 формации о его форме находится в счетчиках 8 и может быть снята с выходных шин 17.

Делитель 14 работает следующим образом. На вход первой П-образной резистивной ячейки 18 поступает напряжение с источника 5 опорного напряжения, а снимается оно с выхода последней ячейки 18 ° В исходном состоянии размыкающие контакты коммутаторов 19 замкнуты, а замыкающие разомкнуты, следовательно, включены все звенья делителя и коэффициент деления минимален. Коэффициент деления (К >,) каждой i-й ячейки 18 определяется по 25 формуле

К

Ф1 dl 11-Ф

Выбор минимального и общего коэффициентов деления делителя 14 осуществляется исходя иэ следующего. С выхода делителя .14 должны сниматься напряжения от А „,„„ до величины, превышающей А„,„,, где А „„„- минимальное абсолютное значение напряжения, от которого начинается цифровое отображение формы электрического импульса; А „„„, — максимально возможное абсолютное значение напряжения исследуемого сигнала. Если общее коли40 чество дискретных уровней равно N то отношение между соседними уровнями постоянно и равно d т.е. и А ма <с а 7 мин 45 откуда

Амаьс

Е8 — ——

А мцн

N, 18 с" причем значение N округляется до ближайшего большего целого числа. Поскольку число уровней N формируется по двоичному закону, то N > 2, где

Ь число П-образных реэистивных ячеек 18, а следовательно, число разрядов реверсивного счетчика 1,3. Очевид-55

1а N но, что L w — —. Значение L округ1g 2 ляется до ближайшего большего целого . числа. Учитывая, что коэффициент передачи К каждого i-го звена дели) теля 14 равен К, = ., а общий

7;.с коэффициент деления всего делителя

14 К равен произведению всех его отдельных звеньев, можно записать

К ,v, 2 к 2 k 22 °... ° k,2аt где К,... К вЂ” инверсные значения соответствующих разрядов реверсивного счетчика. Так как минимальный коэффициент деления К „„„ будет при значениях К„-Е„, равных l то

К у мнu р 7"-

Исходя из приведенных соотношений значение опорного напряжения U, снимаемого с источника 5 опорного напряжения, U» Л „„„сГ"

Значение опорного напряжения, вырабатываемого источником 4 опорного напряжения, д лжно быть меньше А „„„, чтобы обеспечить разблокировку регистра 12 сдвига и реверсивного счетчика 13 до момента, с которого начинается кодирование формы входного сигнала.

Для нормального функционирования счетчиков 8 в режиме приема и перезаписи информации по сигналам с выхода формирователя 10 необходимо обеспечить следующую последовательность действий в каждом из счетчиков. запретить работу счетчиков 8 в счетном режиме; запомнить информацию, находящуюся на информационных входах счетчиков 8; произвести перезапись запомненной информации.

Формула изобретения

1. Устройство для кодирования формы электрического импульса, содержащее первый, второй, третий компараторы, первые входы первого и третьего иэ которых соединены с входной шиной устройства, первый источник опорных напряжений, выход которого подключен к второму входу первого компаратора, элемент ИЛИ, генератор квантующих импульсов, счетчики импульсов, выходы которых соединены с выходными шинами устройства, информационный вход первого счетчика иьгпульсов подключен к шине логического нуля, информационные входы каждого последующего счетчика импульсов сое10

1370616

Составитель И.Мазуров

Техред М.Дидык Корректор М.Пожо

Редактор А.Огар

Заказ 417/47 Тираж 772 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1)3035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 динены с выходом предыдущего счетчика импульсов, счетные входы всех счетчиков импульсов соединены с выходом генератора квантующих импульсов, 5 отличающееся тем,что,с целью повышения надежности устройсчва, в него дополнительно введены резистивный делитель, два формирователя импульсов, регистр сдвига, реверсивный счетчик импульсов, второй источник опорного напряжения и делитель напряжения с управляемым коэффициентом деления, вход которого соединен с выходом второго источника опорного напряжения, выход соединен с первым входом второго компаратора и через резистивный делитель с вторым входом третьего компаратора, а управляющие входы соединены с выхода- 2р ми реверсивного счетчика импульсов, вход установки в "0" которого подключен к выходу первого компаратора и входу установки в "0" регистра сдвига, входы сложения и вычитания 25 реверсивного счетчика импульсов соединены соответственно с первым и вторым входами элемента ИЛИ и выходами первого и второго формирователей импульсов, входы которых подключены со- 3p ответственно к выходам второго и третьего компараторов, синхронизирующий вход регистра сдвига соединен с выходом элемента ИЛИ, информационный вход соединен с выходом второго компаратора, второй вход которого подключен к входной шине устройства, а выходы регистра сдвига соединены с соответствующими управляющими входами счетчиков импульсов, синхронизи рующие входы которых подключены к выходу первого формирователя импульсов.

2. Устройство по и.), о т л и— ч а ю щ е е с я тем, что делитель напряжения с управляемым коэффициентом деления содержит группу коммутаторов и группу последовательно соединенных П-образных резистивных ячеек, вход первой из которых является входом делителя, а выход последней является выходом делителя, замыкающий контакт каждого из группы коммутаторов подключен между входом и выходом соответствующей резистивной ячейки, а размыкающий подключен между общим выводом резистивной ячейки и общей шиной устройства, управляющие входы коммутаторов являются управляющими входами делителя напряжения с управляемым коэффициентом деления,