Пиковый детектор

 

Изобретение может быть использовано в быстродействующей контрольно-измерительной аппаратуре. Цель изобретения - расширение функциональных возможностей детектора. Пиковый детектор содержит диодно-емкостную запоминающую ячейку 2 с разрядным ключом 3, повторитель напряжения 8 и формирователь 12 импульсов. Введение двухтактного выпрямителя 1, диодно-емкостной запоминающей ячейки 4 с разрядным ключом 5,развязывающих диодов 6 и 7, выделителя 9 частоты первой гармоники, удвоителя 10 частоты , счетного триггера 11 и элементов И 13 и 14 позволяет формировать выходное напряжение постоянного тока, пропорциональное максимальному значению входного напряжения за период. 2 ил. (/)

СОЮЗ СОВЕТСНИХ . СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) 2 А1 (51) 4 G 01 R 19/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3863794/24-21 (22) 06.03.85 (46) 07.02.88. Бюл, № 5 (71) Харьковский институт механизации и электрификации сельского хозяйства (72) Е.В.Линник, Л.Ф.Кучин, В.С.Жилков, П.Ф.Марченко и И.Н.Караева (53) 621.317.7 (088.8) (56) Авторское свидетельство СССР

¹ 1026067, кл. G 01 R 19/04, 13,01.82.

Авторское свидетельство СССР № 864 152, кл. G 01 R 19/04, 18. 12. 79 ° (54) ПИКОВЫЙ ДЕТЕКТОР (57) Изобретение может быть использовано в быстродействующей контрольно-измерительной аппаратуре. Цель изобретения — расширение функциональных возможностей детектора, Пиковый детектор содержит диодно-емкостную запоминающую ячейку 2 с разрядным ключом 3, повторитель напряжения 8 и формирователь 12 импульсов. Введение двухтактного выпрямителя 1, диодно-емкостной запоминающей ячейки

4 с разрядным ключом 5,развязывающих диодов 6 и 7, выделителя 9 частоты первой гармоники, удвоителя 10 частоты, счетного триггера 11 и элементов И 13 и 14 позволяет формировать выходное напряжение постоянного тока, пропорциональное максимальному значению входного напряжения за период.

2 ил.

137

Изобретение относится к электронной измерительной технике и может быть использовано в быстродействующей контрольно-измерительной аппаратуре и системах централизованного контроля в качестве преобразователя пикового значения периодического сигнала со сложным гармоническим составом в постоянное напряжение, например, в устройствах анализа речевого сигнала для выполнения классификации "речь — пауза", в быстродействующих системах АРУ, АПЧ, ФАПЧ.

Цель изобретения — расширение функциональных возможностей детектора за счет формирования выходного напряжения постоянного тока, пропорционального максимальному значению входного напряжения за период.

На фиг.! представлена функциональная схема пикового детектора; на фиг.2 — эпюры напряжений.

Пиковый детектор содержит двухтактный выпрямитель 1, к выходу которого подключены параллельно диодноемкостная запоминающая ячейка 2 с разрядным ключом 3 и вторая диодноемкостная запоминающая ячейка 4 с вторым разрядным ключом 5. Выходы запоминающих ячеек через развязывавшие диоды 6 и 7 подключены к неинвертирующему входу повторителя 8 напряжения, выход которого является выходом устройства. К входу устройства подключена цепочка из .соединенных последовательно выделителя 9 частоты первой гармоники, удвоителя 10 частоты и счетного триггера 11. Точка соединения выхода удвоителя 10 частоты и счетного триггера l! соединена с входом формирователя 12 импульсов, а выход его — с управляющими входами ключей 3 и 5 через логические элементы И 13 и 14. Вторые входы элементов И 13 и 14 подключены к инвертирующему и неинвертирующему выходам счетного триггера 11.

Пиковый детектор работает следующим образом, Изменяющийся по амплитуде периодический сигнал со сложным гармоническим составом, например, речевой, поступает на вход устройства (фиг ° 2а) и выпрямляется двухтактным выпрямителем 1 (фиг.1). Сигнал на выходе выпрямителя 1 имеет форму, показанную на фиг.2б. Выделитель 9 частоты первой гармоники (фиг.1) формирует

Во время увеличения динамического уровня входного сигнала пиковый детектор фиксирует все амплитудные значения сигнала в порядке их нарастания в виде огибающей беэ запаздывания, так как конденсаторы запоминающих ячеек всегда могут дозаря2236 последовательность импульсов (фиг ° 2в), частота которых удваивается (фиг.2r)l удвоителем 10 (фиг.1), а затем делится счетным триггером 11 на два, фор6 мирующим на своих неинвертирующем и инвертирующем выходах последовательности прямоугольных импульсов (фиг.2 д,е). Одновременно с этим формирователь 12 импульсов формирует на своем выходе последовательность импульсов длительностью, синхронизируемых импульсами на выходе удвоителя 10 частоты. Первый элемент

И 13 логически перемножает импульсы последовательности на выходе формирователя 12 и последовательности на инвертирующем выходе счетного триггера 11 (фиг.2 е), и на его выходе образуется последовательность подаваемых на управляющий вход первого электронного ключа 3 импульсов длительностью о (фиг. 2 ж). Длительность а задается схемой формирователя 12

26 такой, чтобы обеспечивать полный разряд конденсаторов запоминающих ячеек 2 и 4 ° Второй элемент И 14 логически перемножает импульсы последовательности на выходе формирователя 12 и последовательности на неинвертирующем выходе счетного триггера 11 (фиг. 2 д), и на его выходе образуется последовательность подаваемых на управляющий вход второго электронного ключа 5 импульсов длительностью Т (фиг. 2 и). Первый 3 и второй 5 ключи работают поочередно, разряжая конденсаторы запоминающих ячеек 2 и 4 через промежутки време4 ни, соответствующие половине периода основной частоты сигнала (фиг.2з, к). При этом, когда напряжение на конденсаторе одной из ячеек равно нулю, напряжение на конденсаторе второй ячейки соответствует макси45 мальному амплитудному значению одной из предыдущих точек экстремума за половину периода. Развязывающие диоды 6 и 7 препятствуют проникновению импульса, образующегося при разряде

50 конденсатора, на вход повторителя

8 напряжения °

1372236 диться (фиг.2 л). Во время неизменного динамического уровня входного сигнала пиковый детектор фиксирует только максимальные амплитуды сигна5 ла без запаздывания (фиг.2 л). Во время уменьшения динамического уровня сигнала пиковый детектор фиксирует максимальное амплитудное значение сигнала за половину периода частоты основной гармоники и его выходное напряжение отражает изменение в сторону уменьшения каждой максимальной амплитуды сигнала эа половину периода в виде ступенчатой огибающей с максимальным запаздыванием на половину периода основной частоты.

В целом максимальное запаздывание пикового детектора не гревышает половину периода частоты основной гармоники, что несоизмеримо ниже запаздывания известных пиковых детекторов, преобразовывающих пиковое зна-. чение быстро изменяющегося периодического сигнала сложной формы в постоянное напряжение. Поэтому использование предлагаемого пикового детектора в системах анализа речевого сигнала, АРУ, АПЧ, ФАПЧ и т.д. может значительно повысить их быстродействие.

Ф о р м у л а и з о б р е т е н и я

Пиковый детектор, содержащий диодно-емкостную запоминающую ячейку, повторитель напряжения, выход которого соединен с выходной шиной, разрядный ключ, включенный параллельно

40 конденсатору диодно-емкостной заломинающей ячейки, формирователь импульсов, отличающийся тем, что, с целью расширения функциональных возможностей за счет формирования выходного напряжения постоянного тока, пропорционального максимальному значению входного напряжения за период, в него введены двухтактнь и выпрямитель, вторая диодно-емкостная запоминающая ячейка, второй разрядный ключ, два развязывающих диода, выделитель частоты первой гармоники, удвоитель частоты, счетный триггер и два логических элемента И, причем входы диодно-емкостных запоминающих ячеек соединены с выходом двухтактного выпрямителя, вход которого соединен с входной шиной пикового детектора, выходы диодно-емкостных запоминающих ячеек через соответствующие развязывающие диоды соединены с неинвертирующим входом повторителя напряжения, вход выделителя частоты первой гармоники соединен с входом пикового детектора, выход выделителя частоты первой гармоники через удвоитель частоты соединен с входами формирователя импульсов и счетного триггера, выход формирователя импульсов соединен с первыми входами логических элементов И, выходы которых соединены с управляющими входами соответствующих разрядных ключей, вторые входы логических элементов И соединены соответственно с инвертирующим и неинвертирующим выходами счетного триггера, второй разрядный ключ подключен .тараллельно конденсатору второй диодно-емкостной запоминающей ячейки.

1372236

Редактор Н.Тупица

Заказ 476/36 Тираж 772 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва Ж-35, Раушская наб,, д.4/5

Производственно-полиграфическое предприятие, г,Ужгород, ул.Проектная, 4

Ю

8 г д

С

Составитель Б,Веремейкин

Техред М.Ходанич Корректор B.Ãèðíÿê