Программируемое постоянное запоминающее устройство

 

Изобретение относится к области вычислительной техники и может быть испол ьзовано при проектировании программируемых постоянных запоминающих устройств. Целью изобретения является повышение надежности программируемых постоянных запоминающих устройств . Поставленная цель достигается тем, что программируемое постоянное устройство содержит пороговый элемент и блок управления порогом переключения усилителей, причем вход порогового элемента соединен с одним из входов блока выборки, что позволяет контролировать отклонение параметров элементов памяти. 2 ил.

СОЮЗ СОВЕТСКИХ

СООИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

Ai (19) (11) (504 G11 С 1 4 рц-(ИЮ" И 11%

ОПИСАНИЕ ИЗОБРЕТЕНИЯ. л

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР пО делАм изОБРетений и ОткРытий

К ABTOPCKOMY СВИДЕТЕЛЬСТВУ (21) 4130013/24-24 (22) 22.08.86 (46) 07,02.88, Бюл. Р 5 (72) Ю.И.Щетинин, С.А.Фастов, П.С.Приходько и А.А.Львович (53) 681.3?7.66 (088.8) (56) Патент США К - 3721964, кл. 340-173, опублик. 1973.

Авторское свидетельство СССР

Р 7 11634, кл. С 11 С 17/00, 1978. (54) ПРОГРАММИРУЕМОЕ ПОСТОЯННОЕ ЗАПОМИНАЮЦ1 ЕЕ УСТРОЙСТВО (57) Изобретение относится к области вычислительной техники и может быть использовано при проектировании программируемых постоянных запоминающих устройств. Целью изобретения является повышение надежности программируемьтх постоянных запоминающих устройств. Поставленная цель достигается тем, что программируемое постоянное устройство содержит пороговый элемент и блок управления порогом переключения усилителей, причем вход порогового элемента соединен с одним иэ входов блока выборки, что позволяет контролировать отклонение параметров элементов памяти, 2 ил.

1372358

50

11з(3<>13< тс ни(От«ОГится к нычи(JIH

TpпьI1ОЙ тс хllикс 13 члГтlio(.ти к ПОлу прс!Яод«иковым прог pBMMHpvpMIIM постоfIIIIIhfM зл«Оми«лющим устройствлм.

1(с .!!1>ю IlзобpeтP«ИЯ Яв:1яс>тГЯ пп1if>1 п(Ill« Il(, <дс ж«ОГ ТН, П;l <13«г.1 представлена функциональ1lëH схема устройствл; нл фиг.2 — 3Л13исимс>ГTI, нлпряж»ния II;! выходе уcH

31ителя о1 тс ка с читын;1«ия, протекающего через псремычку, для рлзличных режим<>г3 рлботы устройства.

Прогрлммируемое постоя«ное запоминлющ»е устройство (фиг.1) содержит адр»ГI!lilt входы 1, депп!фратор 2, наf(oI»f ToJlr 3, блок 4 выборки, noporo-! hIè 7 It. t:< !т 3, входы !3 разрешения

<ыборки y<"!ройс тв>3, 6

3;1«и«!мОГ ть 10-12 соотllpx ст«ует . opf fa,.ff ffosfy рс.жиму считывания инфор>1;f1!if lf режиму отбраковки целых иере .<Ы f»li <. Л<П и!»««ЫМ COIIPOT!IIIJIOIIfff. М И

13 (! ж ! и " О т (> p;l Ii О 13 к и H p I f о л I О с т ь ю и с р е ж.!. < l i i l I Õ I l t Р (. -! I i! < С К, стройст«О рлботает следующим обРЛЗОМ.

В p(.ж;!ме сч!!тывания ин(1>ормлции черГ:3 и< p(<ычку 13 13 16p,IIIIloM элементе !!лмя Ti! !1якопитс JIJI 3 протекает ток

< чит<«3л!!ИЯ, Обрлтflo пропорцио«лльный (t с Ofl p(I !!!l I(! 1!fr< В 3 l Il «Г и."IО(ТИ ОТ !

3«.I!f lll!il с <ч!Р< тlf«fl(.If!If! !1»Ремычки и (1 !i t Г < Г<(!! ПО < Г li t Jill -f!! I llil ТОК Л С«И

fhI I3 Л и и Я "< . i!:I l f («! 8 13!>IJI (I (> Т l i Л ff p Jf Jf(P

fIffC ПИ.31(Af О И lll I!If< Ok»ÃO ЛОГИЧЕСКОГО уров«я. Момент пер(ключения выходного сплит< ля 8 из oJ!fin! Г< стояния в друго«! - л!<11Гит от его порогл переключе«и!f.

При «О;!лчс. if;i вход с3 разрешения в!!борки . < Трс 1!(гвл нлпряжс-:нпя, пре1< I<

I3h!II!.I!off!(i О уровень логической 1 сиг нл.зл «хоп«Ой и<«1!Ормлпии, включается порогов. !и it м««т э и <ереэ 6«ок 7 упрл«:1< llllil порогом изменяет порог пеp(к:пп Ill! !1 !3! !х лного усилителя 8. ,1.<я Отбрлко«ки не полностью пережж

l1t рек

6< 3!!° .

45 контроля не полностью пережженные перемычки могут быть подвергнуты дальнейшему программированию до полного пережигания перемычек, благодаря чему будет повышена надежность ИС и кОзффициент прОГ p(IMMHpoB(3«ия ° ИС В которых перемычки не удается дожечь, должны быть забракованы. При отбраковке целых перемычек, имеющих недопустимо большое сопротивление, порог переключения выходного усилителя 8 изменяется таким образом, что переключение усилителя 8 происходит при большем токе считывания, соответс!— вен«о при меньшем сопротивлении перемычки (фиг.2).

Степень изменения в ту или иную сторону порога переключения выходного усилителя 8 вь!бирается исходя иэ млксимлльно-допустимогo сопротивления целых перемычек и установленной нормы для минимяль«ого сопротивления пережженной перемычки.

K(iHIfwpe TIIoe noc TpopiiHP порогового э

Изобретение позволяет отбраковывать в нормальных уГJIOIÇHffx ИС ППЗУ, содержа!цее це:п.ip перемычки недопустимо большим сопротивлением и обнаруживлть в микросхемах ППЗУ не полностью пережженные перемычки, воспринимаемые выходным усилителем в нормальном режиме работы как пережженные.

Вследствие использовлния ИС, содержащих все целые п»ремычки с допустимыми значениями Г(lflpoTHBJIPHHH и возможности дожигания или отбраковки микросхем ПИЗУ с не полностью пережженными перемычками, повышается надежность и выход годных устройств при программировании.

Ф о р м у л а и з о 6 р е т е н и е

Программируемое постоянное зайоминающее устройство, содержащее дешифратор, входы которого являются адресными входами устройства, накопитель, словарные шины которого соединены с выходами дешифрятора, усилители, информационные входы которьгх соединены с разрядными шинами накопителя, выходы являются информационными выходами устройства, блок выборки, 1372358 фиа. входы которого являются входами разрешения выборки устройства, а выходы соединены с входами разрешения выборки усилителей, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности программируемого постоянного запоминающего устройства, о»о содержит пороговый элемент и блок управ00

Юыадное нопряжеФ4/Г

Ъ» ления порогом переключения усилителей, причем вход порогового элемента соединен с одним из входов блока вы5 борки, вход и выход блока управления порогом переключения усилителей соединены соответственно с выходом порогового элемента смещения порога переключения усилителей,

Программируемое постоянное запоминающее устройство Программируемое постоянное запоминающее устройство Программируемое постоянное запоминающее устройство 

 

Похожие патенты:

Изобретение относится к цифровой вычислительной технике, в частности к полупроводниковым ЗУ

Изобретение относится к вычислительной технике и может быть использовано для построения оперативных запоминающих устройств

Изобретение относится к вычислительной технике и может быть использовано при производстве однокристальных ЗУ постоянного и полупостоянного типа Целью изобретения является повышение надежности устройства

Изобретение относится к запоминающим устройствам на биполярных транзисторах

Изобретение относится к элект- :ронной технике и может быть использовано в коммутирующих цепях как аналоговых, так и цифровых полупроводниковых приборов, а также для создания автоматизированных перестраиваемых систем с изменяемой архитектурой

Изобретение относится к вычислительной технике и предназначено для использования в цифровых устройствах

Изобретение относится к микроэлектронике и предназршчено для использования в цифровыхустройствах, в частности в запоминающих устройствах ЭВМ

Изобретение относится к микроэлектронике и может быть использовано в интегральных схемах запоминающих устройств

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано для хранения информации в аналого-цифровых преобразователях

Изобретение относится к вычислительной технике и может быть использовано для записи, хранения и считывания информации в вычислительном устройстве

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Изобретение относится к вычислительной технике и может быть использовано для создания постоянных (ПЗУ) и репрограммируемых (РПЗУ) запоминающих устройств повышенной информационной емкости на основе МДП-структур

Изобретение относится к полупроводниковому запоминающему устройству и, в частности, к цепи усиления напряжения (употребляемый здесь термин "цепь усиления напряжения" имеет тот же смысл, что и "усилительная схема", "цепь выработки усиленного напряжения", "однокаскадная усилительная схема с компенсационной обратной связью" и т.д.) для усиления подаваемого от системы питающего напряжения до желательного уровня усиления напряжения

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Изобретение относится к способу регенерации ячеек памяти в динамическом запоминающем устройстве с произвольным доступом и, в частности, к способу, который уменьшает помехи регенерации на напряжении стока динамического запоминающего устройства с произвольным доступом, имеющего КМОП-структуру

Изобретение относится к электронной технике

Изобретение относится к запоминающей ячейке статического ЗУПВ

Изобретение относится к схемному устройству с некоторым числом электронных схемных компонентов, состояние которых может переводится в исходное состояние
Наверх