Цифровой демодулятор сигналов относительной фазовой манипуляции

 

Изобретение может использоваться в системах обмена дискретными сообщениями и обеспечивает увеличение количества демодулируемых сигналов . Цифровой демодулятор содержит основной формирователь входного сигнала (ФВС) 1, элемент ИС1ШОЧАЮЩЕЕ ИЛИ 2, инвертор 3, генератор 4, счетчик 5, накопители 6, 7, решающий блок 8, выходной регистр 9, селектор 10, сдвигающий регистр 11, распределители импульсов 12, 13, блок 14 вентилей и дополнительные ФВС 15. Входные фазоманипулированные сигналы преобразуются в ФВС 1, 15 в униполярные сигналы. Селектор 10 обеспечивает диклическое поступление униполярных , сигналов с ФВС 1, 15 на сдвигающий регистр 11. Текущее значение сигнала данного канала поступает на соотв. двоичный счетчик накопителей 6,7. Накопители 6, 7 должны содержать столько двоичных счетчиков, сколько каналов связи обрабатывает цифровой демодулятор. Решающий блок 8 анализирует коды накопителей 6, 7 и расшифровывает бит, учитывая информацию о смене фазы сигнала в данном канале относительно предыдущего цикла поступающей с элемента ИСКЛЮЧА10ЩЕЕ ИЛИ 2, В случае передачи логического нуля накопитель 7 должен насчитать га единиц, а накопитель 6 - ноль (при отсутствии помех). Введены блоки 10-15. 4 1Ш. (О W

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН д11 4 Н 04 L 27/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTGPGHQMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4088403/24-09 (22) 14.07.86 (46) 15.02.88. Бюл. 9 6 (72) В.В.Макаров, И.И.Воробьева и IO.Ï.Ðóêoäàíîâ (53) 621.394.62 (088.8) (56) Авторское свидетельство СССР

N - 926786, кл. Н 04 L 27/22, 1980. (54) ЦИФРОВОЙ ДЕМОДУЛЯТОР СИГНАЛОВ

ОТНОСИТЕЛЬНОЙ ФАЗОВОЙ МАНИПУЛЯЦИИ (57) Изобретение может использоваться в системах обмена дискретными сообщениями и обеспечивает увеличе— ние количества демодулируемых сигналов. Цифровой демодулятор содержит основной формирователь входного сигнала (ФВС) I, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ

2, инвертор 3, генератор 4, счетчик

5, накопители 6, 7, решающий блок

8, выходной регистр 9, селектор 10, сдвигающий регистр 11, распределители импульсов 12, 13, блок 14 венти„„SU» 1374443 А1 лей и дополнительные ФВС 15. Входные фазоманипулированные сигналы преобразуются в ФВС 1, 15 в униполярные сигналы. Селектор 10 обеспечивает циклическое поступление униполярных сигналов с ФВС 1, 15 на сдвигающий регистр 11. Текущее значение сигнала данного канала поступает на соотв. двоичный счетчик накопителей 6,7.

Накопители 6, 7 должны содержать столько двоичных счетчиков, сколько каналов связи обрабатывает цифровой демодулятор. Решающии блок 8 анализирует коды накопителей 6, 7 и расшифровывает бит, учитывая информацию о смене фазы сигнала в данном канале относительно предыдущего цикла, поступающей с элемента ИСКЛЮЧАЮЩЕЕ ИЛИ

2, В случае передачи логического нуля накопитель 7 должен насчитать m единиц, а накопитель 6 — ноль (при отсутствии помех). Введены блоки

10-15. 4 ил. l374443 п m ° 8

Т

55

Изобретение относится к технике связи и может использоваться в системах обмена дискретными сообщениями для приема сигналов относительной фазовой манипуляции.

Цель изобретения — увеличение количества демодулируемых сигналов.

На фиг.1 представлена структурная электрическая схема предложенного цифрового демодулятора; на фиг,2 вариант выполнения накопителя; на фиг.3 — решающий блок; на фиг.4 — выходной регистр.

Цифровой демодулятор сигналов относительной фаэовой манипуляции содержит основной формирователь 1 входного сигнала, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 2, инвертор 3, генератор 4, счетчик 5, первый и второй накопители 6 и 7, решающий блок 8, выходной регистр 9, селектор 10, сдвигающий регистр !1 первый и второй распределители импульсов 12 и 13, блок 14 вентилей, дополнительные формирователи 15 входного сигнала.

Накопители 6 и 7 содержат (фиг.2) сдвигающие регистры 16, — 16, сумматор 17 и коммутатор 18.

Решающий блок 8 содержит (фиг.3) триггер 19, элементы сравнения 20,—

204, два элемента И-НЕ 21 и 22, два элемента ИСКЛЮЧА1ОЩЕЕ ИЛИ 23 и 24 и инвертор 25.

Выходной регистр 9 содержит (фиг,4) две группы триггеров 26 и 27.

Цифровой демодулятор работает следующим образом.

Все временные соотношения и набор тактовых сигналов задает первый распределитель импульсов 12 и счетчик

5. Тактовая частота генератора 4 выбирается по следующей формуле где n — число каналов связи;

Т вЂ” длительность информационного бита в каналах связи;

m - -число временных выборок из информационного бита, Цифровой демодулятор устанавливается в начальное состояние приходом импульса на его вход начальной установки. В результате чего в начальном состоянии счетчик 5 имеет на выходах логические нули, первый и второй накопители 6 и 7 имеют на выходе и в своем содержании логичес5

t5

45 кие нули, сдвигающий регистр 11 имеет на выходах и в содержании логические нули.

Фазоманипулированные сигналы, поступающие на входы цифрового демодулятора, преобразуются в основном и деполнительных формирователях 1 и

15 входного сигнала в униполярные сигналы (фиг.l). Селектор 10 циклически подключает выходы каждого из них к информационному входу сдвигающего регистра 11. Информация в сдвигающий регистр 11 записывается передним фронтом сигнала с второго выхода первого распределителя импульсов 12. Сдвигающий регистр 11 используется как .промежуточная память, а количество его разрядов выбирается на единицу больше, чем количество обрабатываемых каналов связи и. Поэтому в любой момент времени на первом

Ф выходе сдвигающе го ре гистра 11 будет присутствовать текущее значение сигнала, выбранного селектором 10, а на втором выходе сдвигающего реги. стра 11 будет присутствовать значение сигнала в том же канале, но выбранное в предыдущем цикле селектором

10. Сигналы с выходов сдвигающего регистра 11 поступают на входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2. Если текущее значение сигнала отличается от предыдущего, то на выходе элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ 2 появляется сигнал, свидетельствующий о том, что произошла смена фазы входного сигнала в данном канале. С первого выхода сдвигающеro регистра 11 сигнал поступает на счетный вход первого накопителя 6 и через инвертор 3 на счетный вход второго накопителя 7.

Первый и второй накопители 6 и 7 представляют собой многоканальные двоичные счетчики, образованные сумматором 17 и соответствующим сдвигающим регистром 16 (фиг.2). При наличин логическои единицы на счетном входе накопителей 6 и 7 передним фронтом сигнала, пришедшего с четвертого выхода первого распределителя импульсов 12 на тактовый вход первого или второго накопителя 6 или 7 значение этого сигнала увеличивается на единицу; если на входе первого или второго накопителя 6 или 7 при с ут с тв уе т по те н циал ло гического нуля, то состояние сигнала остается прежним. Первый и второй

1374443

55 накопители 6 или 7 должны содержать такое количество двоичных счетчиков, сколько каналов связи обрабатывает цифровой демодулятор. Разрядность счетчика определяется числом накапливаемых выборок из информационного бита (например 4). Каждый счетчик образуется сумматором 17 и соответствующим сдвигающим регистром 16<—

16 (фиг.2), соединенным через коммутатор 18. Следовательно, количество сдвигающих регистров 16, — 16 и количество входов сумматора 17 должно соответствовать количеству временных выборок, а разрядность каждого сдвигающего регистра 16, — 16 количеству каналов. Накопление в каждом канале разделено по времени.

По сигналу с выхода решающего блока

8, который приходит на вход установки каналов первого и второго накопителей 6 или 7, счетчик 5, подсчитывающий количество положительных или нулевых значений выборок в данном канале, обнуляется ° Сигнал установки (обнуления) канала приходит на управляющий вход коммутатора 18 (фиг.2) в виде логического нуля и отключает сигналы на всех входах коммутатора

18 так, что на его выходах также будут присутствовать логические нули.

Сигнал обнуления данного канала решающий блок 8 выдает, когда информация в данном канале уже обработана.

Сигналы с выходов перво."о и второго накопителей 6 и 7 приходят на входы решающего блока 8, где происходит расшифровка бита и выделение его из помех, т.е. происходит повышение достоверности приема, При передаче логического нуля в униполярном сигнале укладывается ш-выборок, т,е ° второй накопитель 7 должен насчитать m-единиц, а первый накопитель 6 насчитает

0 (при отсутствии помех). Решающий блок 8 анализирует коды на выходах первого и второго накопителей 6 и 7, а также, с приходом сигнала о смене фазы с выхода элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ 2 и тактовых сигналов с первого выхода первого распределителя импульсов 12, вырабатывает сигнал установки канала на выходе триггера 19 решающего блока 8 (фиг.3), который свидетельствует о том, что информационный бит к этому моменту времени расшифрован и можно обнулить счетчи. ки первого и второго накопителей б и 7 данного канала. Сигнал, образованный на выходе элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ 24, заносится соответствующим сигналом с выходов блока 14 вентилей в соответствующий разряд выходного регистра 9. Занесенный сигнал появляется на выходе выходного регистра 9 и на выходе цифрового демо10 дулятора в виде тактового сигнала, сопровождающего информацию данного канала. Сигнал, образованный на выходе инвертора 25, заносится соответствующим сигналом с блока 14 вен15 тилей в соответствующий разряд выходного регистра 9, Занесенный сигнал появляется на выходе в виде информационного сигнала данного канала. Причем в i — ом триггере 27 выход20 ного регистра 9 (фиг.4) содержится информация i-го канала, ей соответствует тактовый сигнал i-ro триггера

26. Номера триггеров 26 и 27 в обеих группах в выходном регистре 9 задают25 ся сигналами с выходов блока 14 вентилей, который выполняет функцию мультиплексора совместно с вторым распределителем импульсов 13, таким образом, поступающая на определенный вход информация после дешифрации и повышения достоверности появляется на соответствующем выходе выходного регистра 9, Сброс выходного регистра

9 осуществляется сигналом с. второго

Выхода перВОго распределителя импульсов 12.

Элементы сравнения 20-1 и 20-3

-осуществляют сравнение полученных от соответствующих первого и второго

40 накопителей 6 и 7 чисел с числом

2..

А = — — — D где m — число временных

2 выборок из информационного бита;

D — погрешность измерения половины периода, вызванная помехами в канале связи. Это число определяется из возможной помеховой характеристики каналов связи. Элементы сравнения

20-2 и 20-4 сравнивают полученные числа с числом В = 2 — D,, где D,— погрешность измерения, вызванная помехами в канале связи на всем периоде следования информационного бита.

Коды чисел А и В задаются путем подачи соответствующих разрядов к логическим "0" или "1". Коды подаются на вторые входы элементов сравнения

20< — 204, (фиг.3). С выходов элементов сравнения 20-1 и 20-3 сигналы

1374443 поступают на элемент И-НЕ 22, при срабатывании которого происходит дешифрация единичного значения информационного бита, сигналы с выходов элементов сравнения 20-2 и 20-4 поступают на входы элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ 23, при срабатывании которого расшифровывается нулевое значение бита информации. Выходы элемента

И-НЕ 22 и элемента. ИСКЛЮЧАЮЩЕЕ ИЛИ

23 подключены к входам элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ 24, сигнал с выхода которого является признаком наличия такта в принимаемой информации. Этот же сигнал, пройдя через триггер 19, устанавливает соответствующий счетчик первого и второго накопителей

6 и 7 в исходное состояние, либо это же происходит по сигналам с выхода 20 первого элемента И-НЕ 21. К этому моменту времени бит информации расшифрован и записан в соответствующий триггер выходного регистра 9. Блок

14 вентилей вырабатывает сигналы для 25 записи информации и тактовых импульсов информации в выходной регистр °

Блок 14 вентилей управляется сигналами с выходов второго распределителя импульсов 13, который цикличес- 30 ки опрашивает каждый канал.

Формула изобретения цифровой демодулятор сигналов относительной фазовой манипуляции, 35 содержащий основной формирователь входного сигнала, вход которого является одним информационным входом демодулятора, элемент ИСКЛЮЧАЮЩЕЕ

ИЛИ, инвертор, генератор, счетчик и первый и второй накопители, выходы которых подключены соответственно к первым и вторым сигнальным входам решающего блока, первый и второй выходы кбторого соединены соответствен- 45 но с первым и вторым сигнальными входами выходного регистра, выходы которого являются выходами демодулятора, отличающийся тем, что, с целью увеличения количества демодулируемых сигналов, введены дополнительные формирователи входного сигнала, входы которых являются другими информационными входами демодулятора, два распределителя импульсов, блок вентилей, сдвигающий регистр и селектор, выход которого подключен к информационному входу сдвигающего регист-! ра, установочный вход которого соединен с установочным входом счетчика, выходы которого подключены к управляющим входам селектора, с установочным входом первого распределителя импульсов, к счетному входу которого подключен выход генератора, и с первыми установочными входами первого и второго накопителей, к вторым установочным входам которых подключен третий выход решающего блока, первый управляющий вход которого соединен с первым выходом первого распределителя импульсов, второй выход которого подключен к тактовому входу сдвигающего регистра, первый выход которого соединен со счетным входом первого накопителя, и к установочному входу выходного регистра, третьи сигнальные входы которого соединены с выходами блока вентилей, первый вход которого соединен с вторым управляющим входом решающего блока, к третьему управляющему входу которого подключен выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, и с третьим выходом первого распределителя импульсов, четвертый выход которого подключен к второму входу блока вентилей, четвертый вход которого соединен с выходом элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ, к тактовому входу первого накопителя, счетный вход которого соединен с входом инвертора, и к тактовому входу второго накопителя, счетный вход которого соединен с выходом инвертора, вход которого соединен с первым входом элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ, к второму входу которого подключен второй выход сдвигающего регистра, при этом пятый выход первого распределителя импульсов соединен со счетным входом счетчика, выходы которого подключены к управляющим входам второго распреде-. лителя импульсов, выходы которого соединены с третьими входами блока вентилей, а установочный вход сдвигающего регистра является установочным входом демодулятора.

1374443

1374443

Составитель А.Москевич

Техред М.Дидык

Редактор И.Сегляник

Корректор О.Кравцова

Заказ 620/56 Тираж 660 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35,. Раушская наб,.д.4/5

Производственно-полиграфическое предприятие, r.Ужгород, ул.Проектная, 4