Устройство тактовой синхронизации

 

Изобретение относится к импульсной технике и уменьшает время вхождения в синхронизм. Устройство содержит задающий генератор 1, управляемый делитель 2 частоты, делитель 3 частоты на два, умножители 4 и 5,цифровой частотный дискриминатор 6,делитель 7 частоты, регистр 8 сдвига, мажоритарный блок 9. Эффективность устройства проявляется при высоком уровне помех в канале связи, что осуществляется за счет внутриимпульсной обработки входного сигнала , т.е. его восстановления с последующей обработкой на каждом такте делителя 2.2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК дц 4 Н 04 Е 7/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

; 131

ГОСУДАРСТВЕННЫЙ КОМИТЕТ .СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

Н ABTOPGHOMY СВИДЕТЕЛЬСТВУ (21) 3843475/24-09 (22) 11. 01. 85 (46) 23.02.88. Бюл. Ф 7 (72) В.И. Балябин и В. С. Сидоров (53) 621. 394. 662 (088. 8) (56) Авторское свидетельство СССР

В 896779, кл, Н 04 Е 7/02, 1980. (54) УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ (57) Изобретение относится к импульсной технике и уменьшает время вхождения в синхронизм. Устройство со„„SU„„1376256 А 1 держит задающий генератор 1, управляемый делитель 2 частоты, делитель

3 частоты на два, умножители 4 и

5, цифровой частотный дискриминатор

6, делитель 7 частоты, регистр 8 сдвига, мажоритарный блок 9. Эффективность устройства проявляется при высоком уровне помех в канале связи, что осуществляется за счет внутриимпульсной обработки входного сигнала, т.е. его восстановления с последующей обработкой на каждом такте делителя 2, 2 ил.

1 !376256 2

Изобретение относится к импульсной технике в части передачи и приема дискретных сообщений, предназначено для подстройки фазы тактовых им5 пульсов по кодовым информационным посылкам, поступающим на вход устройства иэ канала связи, и может быть применено в системах с жестко установленной длительностью кодовых по- 10 сылок, равной, периоду следования тактовых импульсов.

Цель изобретения — уменьшение вре1 мени вхождения в синхронизм.

На фиг.1 представлена структур- 15 ная электрическая схема устройства тактовой синхронизации; на фиг.2 временные диаграммы работы устройства.

Устройство тактовой синхронизации 20 содержит задающий генаратор 1, управляемый делитель 2 частоты, дели— тель 3 частоты на два, первый и второй умножители 4 и 5, цифровой частотный дискриминатор 6, делитель 7 25 частоты, регистр 8 сдвига и мажоритарный блок 9.

Устройство тактовой синхронизации работает следующим образом.Частота импульсов задающего гене- 30 ратора 1 делится в управляемом делителе 2 частоты,на выходе которого при этом формируются тактовые импульсы (фиг.2 ж и л), которМе поступают на вход делителя 3 частоты на два и на вход мажоритарного блока 9.

Делитель 3 частоты на два формирует сигналы (фиг.2 з и м). На вход уст— ройства из канала связи поступает входной сигнал (б),, представляющий 40 собой смесь кодовой посылки и помехи. Кодовая посылка (фиг.2 а) в канале связи имеет одно из двух возможных значений "0" и "1". Частота управляемого делителя 2 выбрана в четыре раза выше, чем частота поступления кодовых посылок. В начальный > момент фронты изменения кодовой посылки (фиг.2 б) в канале связи обычно не совпадают с тактовыми импульсами (фиг.2 л) и имеют некоторое случайное смещение фазы. Входной сигнал (фиг.2 б) поступает на вход цифрового частотного дискриминатора 6, который производит счет, Если за интервал счета, устанавливаемый коэффициентом счета делителя 7, время существования сигнала "1" на входе устройства больше времени существования сиг налов "0", то на выхс де цифрового частотного дискриминатора 6 формируется "1" в противном случае

"0".

Последовательность импульсов сдвига (фиг ° 2 в и г) поступает с выхода цифрового частотного дискриминатора

6 на вход регистра 8, к параллельным выходам которого подключены информационные входы мажоритарного блока 9, который выдает сигнал (фиг.2д) в момент полного заполнения входным сигналом (фиг.2б) регистра 8. Мажоритарный блок 9 позволяет с определенной степенью вероятности восстаГ навить форму исходного сигнала (фиг ° 2а). Если сигнал (фиг.2е) совпадает с сигналом (фиг.2ж), то на входы умножителей 4 и 5 импульсный сигнал не поступает. Коэффициент счета управляемого делителя 2 »е изменяется (фиг.2 к и е, ж и з), что соответствует совпадению фаз входного сигнала и тактовой последовательности управляемого делителя 2.

Если сигнал (фиг.2е) попадает в промежутке между импульсами (фиг.2л) и в зависимости от состояния делителя 3 частоты на два срабатывает умножитель 4 или умножитель 5. Это приводит к уменьшению (фиг.2 м и н) или увеличению коэффициента счета управляемого делителя 2 на время,равное периоду управляемого делителя 2, в результате чего производится один элементарный шаг подстройки фазы управляемого делителя 2.

Эффективность устройства проявляется при высоком уровне помех в канале связи, что осуществляется за счет внутриимпульсной обработки входного сигнала, т.е. его восстановления с последующей обработкой на .каждом такте управляемого делителя 2 °

Формул а и з о б р е т е н и я

Устройство тактовой синхронизации, содержащее последовательно соединенные задающий генератор и управляемый делитель частоты, выход которого является выходом устройства тактовой синхронизации, делитель частоты на два и первый и второй умножители, о т л и ч а ю щ е е с я тем, что, с целью уменьшения времени вхождения в синхронизм, введены цифровой частотный дискриминатор, де1376" н5

4п0. распростр

Составитель И. Грацианская

Техред Л.Олийньп< Корректор О.Кравцова

Редактор Н. Яцола

Заказ 798/56 Тираж 660 Подписное

ВНИИЛИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Рауглская наб., д.4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная,4 литель частоты, регистр сдвига и мажоритарный блок, выход которого соединен с первыми входами первого и второго умножителей, к вторым входам

5 которых через делитель частоты на два подключен выход управляемого делителя частоты, соединенный с первым входом мажоритарного блока, к второму и третьему входам которого подключены соответствующие выходы регистра сдвига, к первому и второму входам которого подключены соответственно выходы делителя частоты и цифроного частотного дискриминатора, к управляющему входу которого подключен выход делителя частоты, сигнальный вход цифрового частотного дискриминатора является сигнальным входом устройства тактовой синхронизации, а счетный вход подключен к счетному входу делителя частоты и к выходу задающего генератора, при этом к первому и второму управляющим входам управляемого делителя частоты подключены выходы первого и второго умножителей.