Устройство программирования длительностей временных интервалов

 

Изобретение относится к приборам времени. Цель изобретения - формирование временной информации для нескольких объектов. В первом такте по шине 27 запуска устр-ва поступает ,сигнал, устанавливающий в ноль первый 9 и четвертый 12 регистры адреса и запускающий генератор 23 прямоугольных импульсов. Схема формирования управляющего сигнала и его длительность зависят от того, какая элементная база используется для реализации устр-ва. В следующем такте по импульсу с выхода генератора 23 прямоугольных импульсов включается генератор 24. По импульсу с выхода последнего информация считывается из блока 4 памяти. По сигналу с выхода элемента 26 задержки она принимается в регистр 8 выдачи. 8 ил., 1 табл. S

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) сЮ 4 G 04 G 23 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ.. (21) 4009088/24-10 (22) 14.01.86 (46) 29.02.88. Бюл. У 8 (71) Омский политехнический институт (72) В.И.Потапов, С.С.Ефимов и В.Ф.Нестерук (53) 621.317.39.531 7 (088.8) (56) Патент СНА И 3834153, кл. G 04 С 23/00, 1974.

Авторское свидетельство СССР

Ф 723492, кл. G 04 С 23/00, 1980. (54) УСТРОЙСТВО ПРОГРАММИРОВАНИЯ ДЛИТЕЛЬНОСТЕЙ ВРЕМЕННЫХ ИНТЕРВАЛОВ (57) Изобретение относится к приборам времени. Цель изобретения — фор:мирование временной информации для нескольких объектов. В первом такте по шине 27 запуска устр-ва поступает, сигнал, устанавливающий в ноль первый 9 и четвертый 12 регистры адре.са и запускающий генератор 23 прямоугольных импульсов. Схема формирования управляющего сигнала и его длительность зависят от того, какая элементная база используется для реализации устр-ва. В следующем такте по импульсу с выхода генератора 23 прямоугольных импульсов включается генератор 24. По импульсу с выхода последнего информация считывается из блока 4 памяти. По сигналу с выхода элемента 26 задержки она принимается в регистр 8 выдачи. 8 ил., 1 табл.

822 2

1 1377

Изобретение относится к приборам времени и может быть использовано в устройствах с управлением по заданной программе параллельно с работаю-, щими объектами.

Целью изобретения является формирование временной информации для нескольких объектов.

На фиг. 1 изображена схема уст- 1О ройства; на фиг. 2 — пример ступенчатой временной диаграммы, для реализации которых предназначено устройство; на фиг. 3 — окончательный вид, к которому приводится диаграмма на фиг. 4 и 5 — процесс сведения диаграмм произвольного вида (фиг. 4) к "параллельному" (фиг. 5); на фиг. 6 - алгоритм работы устройI ства на фиг. 7 — пример исполнения генератора импульсов на фиг. 8— пример схемы, формирующей сигнал запуска устройства.

Устройство выполнено на основе четырех однотипных модулей, в состав каждого иэ которых входят блоки 1-4 памяти, регистры 5-8, выдачи и регистры 9-12 адреса. Четвертый модуль, включающий элементы 4, 8 и 12, выполняет функцию управляющей части и реа- 30 лизует программу работы трех остав. шихся модулей посредством выдачи сигналов через младшую группу выходов регистра 8 выдачи на шины 13-21.

Синхронизация работы устройства осуществляется частью, состоящей из эле- 35 мента И 22, генераторов 23 и 24 пря-. моугольных. импульсов и элементов 25 и 26 задержки. Схема включает шину

27 запуска устройства.

На фиг. 2 обозначены: Я, - номер объекта управления, t — - время работы объекта. Весь временный цикл состоит из ряда подпрессов, параллельных один другому Внутри каждого из ко» торых длительности работы объектов 45 расположены в порядке возрастания их величин. Окончательный вид, к которому приводится временная диаграмма, приведен на фиг. 3 (каждый отрезок внутри параллельного подпро- 5Q цесса представляется в виде прираще-" ния к предыдущему). Те алгоритмы управления, для которых невозможно однозначно выделить параллельные подпроцессы, т.е. которые -содержат ro- 55 ризонтальные отрезки, относящиеся к нескольким подпроцессам, можно свести к необходимому виду путем "paspeзания" данных отрезков в точках пересечения с границами подпроцессов. При этом номера получившихся отрезков, отнесенных к разным подпроцессам, остаются одинаковыми. Описанные действия иллюстрируются на фиг. 4 и 5.

Процессы рассмотренного типа широко распространены во многих отраслях народного хозяйства: нефтепереработке, нефтехимии, машиностроении и др.

Для подготовки устройства к работе требуется настройка его на определенный процесс. Для этого из имеющегося набора модулей выбирается соответствующий модуль временных задержек (крайний левый по фиг. 1): модуль требуемых команд (крайний справа снизу) и модуль адресов объектов (посередине), В модуле временных задержек в последовательных ячейках памяти, начиная с нулевой, хранятся значения длин отрезков (фиг. 3 слева — направо), в модуле команд — соответствующие команды (включить, вы ключить)., в модуле адресов - двоичные коды адресов объектов в порядке» соответствующем фиг. 3 (сверху-вниз).

Кроме того, в. модуле адресов в крайнем левом (старшем) разряде нули записаны только в тех ячейках, которые соответствуют последним объектам в подпроцессе, (в остальных — единицы), а в соседних разрядах единица записана только в последней ячейке, соответствующей концу цикла управления (в остальных нули).

В управляющем модуле (правый верхний по фиг. 1), который. тоже выпол-=. няется на основе постоянного запоминающего устройства, хранится алгоритм работы устройства. Данный алгоритм ориентирован на процессы представленные на фиг. 3 H в общем виде. ниже.

1. Начало цикла. 1

2. Начало обработки первого параллельного подпроцесса.

3. Выбор первого объекта в подпроцессе.

4. Выдача команды к объекту.

5. Если все объекты подпроцесса включены в работу, идти к 8, иначе идти к 6.

6, Выбор очередного объекта в подпроцессе.

7. Идти к 4.

8 ° Выбор временного параметра 1 t первого объекта в подпроцессе.

1377822

Устройство работает следующим образом.

В первом такте по шине 27 (см. фиг. 1, 3 и б) запуска устройства поступает сигнал, устанавливающий в ноль первый 9 и четвертый 12 регист55

9. Уменьшение t на единицу (счет времени), 10. Если дс равно нулю, то идти к 11. Иначе идти к 9.

11. Если в подпроцессе отследены все объекты, то идти к 14. Иначе идти к 12.

12. Выбор временного параметра дй очередного объекта в подпроцессе. ið

13. Идти к 9.

14. Если цикл управления закончен, то идти к 17. Иначе идти к 15.

15. Начало обработки следующего параллельного подпроцесса. 15

16. Идти к 3.

17. Конец.

Возможный вариант блок-схемы данного алгоритма приведен на фиг..б.

Используемые в ней обозначения имеют следующий смысл: АР1, АР2, AP3 — первый, второй и третий адресные регист- ры (на фиг. 1 имеют номера 9, 10, 11 соответственно); BPi, ВР2, BP3— выходные регистры (по фиг. 1-5, 6 и

7, 5 — счетчик времени, 6 — выходной регистр блока памяти команд, 7 — регистр номера канала); ВШ1, ВШ2,ВШЗ— выходные шины блоков памяти первого,, второго и третьего модулей соответственно; СтРВРЗ- старший разряд ВРЗ, СПВР1 — значение сигнала переноса

ВР1; ППРВРЗ вЂ” предпоследний разряд

ВР3, Числа, записанные слева от операций в блоках, указывают номер шины по фиг. 1, которая кодирует данную операцию. Числа справа являются номерами ячеек памяти блока 4 памяти.

В таблице приведен возможный вариант карты заполнения блока 4 памяти, а также содержится ряд необходимых пояснений работы алгоритма. Вос клицательный знак около признака перехода используется в том случае,когда значение данного признака меняется случайным образом адрес перехода от признака зависит, но последующие операции не зависят от него.

Содержимое пропущенных ячеек памяти (7, 8, 15...) является безразличным. Символ Х может принимать зна- 5Р чение "1" или "0". ры адреса и запускающий первый генератор 23 прямоугольных импульсов.Схема формирования управляющего сигнала и его длительность, определяющаяся значением Выражения Т 7 =Т ч4 +Т х7 сч4 Зпэ

+Т, зависят от того, какая элеС 7 ментная база используется для реализации устройства. Например, можно испольэовать схему, приведенную на фиг. 8. Период Т, сигналов генератора 23 равен выбранной единице времени (например, одной секунде) для измерения временных отрезков (наиболее целесообразное значение единицы времени равно наибольшему общему делителю величин отрезков на фиг. 3 или 2).

В следующем такте по импульсу с выхода первого генератора 23 прямоугольных импульсов включается второй генератор 24 прямоугольных импульсов, Период следования импульсов данного генератора должен быть не меньше,чем

Т Т ц 4 +Тъп 8 +Туч +ТЗД + Po 4 ° где T „ — длительность считывания

СЦ4, информации из блока 4 памяти;

Т вЂ” длительность записи инфорьоз мации в регистр 8 выдачи

Т вЂ” длительность операции вывч читания в регистре 5 выдачи (до появления сигнала переноса)

Т вЂ” время задержки сигнала на элементе 22 И;

Т вЂ” время реакции генератора

24 от сигнала на входе останова.

По импульсу с выхода генератора

24 считывается информация из блока

4:памяти. По сигналу с выхода элемента 26 задержки она принимается в регистр 8 вьдачи. Время запаздывания сигнала на элементе 26 задержки равно Тсч 4

При появлении информации на первой группе выходов (справа по фиг.1) регистра 8 выдачи, являющейся управляющей для первых трех модулей, выполняются действия, отраженные в блок-схеме на фиг. 6, назначение каждого сигнала на шинах 13-21 понятно иэ их названий (шина 13 подключена к счетному входу первого 9 регистра адреса; шина 14 — к входу управления приемом регистра 5 вьдачи

1377822

15 — к входу обратного счета регистра 5; 16 — к входу управления приемом в регистр ? 17 — к входам управления приемом в регистры 10 и 11 адреса; 18 — к счетным входам регистров 10 и 11; 19 — к входам управления считыванием блоков 1, 2 и

3 памяти 20 — к входу управления приемом регистра 6; 21 — ко .входам 10 установки нуля регистров 6 и 7J.

Объект с нулевым адресом (регистр

7) предполагается не существующим: данный адрес используется в тех случаях, когда требуется отключиться от объектов (например, для смены команды). Если на выходе предпоследнего разряда регистра 7 выдачи появляется единица, то она поступает на вход останова генератора 23 и останавливает его. Значение старшего разряда регистра 7 и сигнала переноса регистра 5 являются признаками условного перехода и поступают на входы старших разрядов регистра .12 адреса управляющего модуля. Кроме того, единичное значение сигнала переноса е регистра 5, появляющееся по сигналу на шине 15,если перед этим в регистре 5 было ненулевое значение, поступает на первый вход элемента 22 И, на втором входе которого тоже единичное значение с шины 15. В результате этого останавливается генератор

24 прямоугольных импульсов (ожидается окончание единицы времени Т, ) .

Сигнал с выхода элемента 25 saдержки поступает на входы управления записью в регистр 12 адреса после появления новой информации на его входах. Величина запаздывания сигнала на элементе 25 задержки равна Т *=

= Т, -Т®<, -Тро (предполагается, что Т,, +Tp не превышает время записи в регистр 12).

Затем устройство ожидает появление сигнала на выходе генератора 24 и перечисленные действия повторяются.

На фиг. 7 приведен пример исполнения генераторов 23 и 24 импульсов.

Выводы 1-6 генераторов 23 и 24 яв- 50 ляются соответственно входами запуска (1,4) входами останова (2,5) и выходами (3,6). Скважность импульсов генератора 23 регулируется изменением параметров цепочки СЗ-P. Длительность импульсов должна быть равна периоду Т следования импульсов генератора 24, чтобы до исчезновения импульсов запуска на входе генератора 24 сигнал останова со входа 5 был снят. По той же причине импульс saпуска на входе 1 должен быть снят одновременно с появлением новой информации на входах регистра 7 (см. фиг. 1) .

Следует отметить, что минимальная длительность, единицы времени для рассматриваемых процессов, полученная путем анализа блок- схемы алгоритма (фиг. 6), составляет (3 И + 4) где M — - максимальное число объектов в подпроцессе.

Формула изобретения

Устройство программирования длительностей временных интервалов, содержащее регистры времени, регистры команд и блок текущего времени, о тл и ч а ю щ е е с я тем, что, с целью формирования временной информации для нескольких объектов, в него введены два блока памяти, четыре регистра выдачи, четыре регистра адреса, элемент И, два элемента задержки и генератор прямоугольных импульсов, причем регистры времени выполнены в виде первого блока памяти, регистры команд — в виде второго блока памяти, блок текущего времени выполнен в виде первого генератора прямоугольных импульсов, при этом адресные входы .первого, второго, третьего и четвертого блоков памяти соединены соответственно с выходами одно" именных регистров .адреса, информационные выходы блоков памяти подключены соответственно к информационным входам одноименных регистров выдачи, входы установки нуля первого и четвертого регистра адреса и вход saпуска первого генератора прямоугольных импульсов соединены с шиной запуска устройства, вход останова и выход первого генератора прямоугольных импульсов подключены соответственно к выходу первого признакового разряда третьего регистра выдачи и к входу запуска второго генератора прямоугольных импульсов, вход останова которого соединен с выходом элемента И, выход — с входами первого и второго элементов задержки и со входом управ" ления считыванием четвертого блока

1377822

Содержимое памяти

Старшие разряды адреса перехода

Адрес перехода

Кладшие разряды адреса пер.

Значения управляющих шин

Признак перехода

Приз- Признак нак =1

= 0

СтРВРЗ СПВР1

13..............21

0 СПВР11 1

2 СтВРЗ 3

3 СПВР1! 4

4 СПВР1 5

1Я

Х

6 СтВРЗ 0

10

Х

Х

Х

Х

18, 0

19 памяти, выходы первого и второго элементов задержки подключены соответственно к входам управления приемом в четвертые регистр адреса и регистр выдачи, выход переноса первого регистра выдачи соединен с первым входом элемента И и с входом первого разряда модификации адреса четвертого регистра адреса, вход второго разряда которого подключен к выходу второго признакового разряда третьего регистра выдачи, выходы первого регистра адреса соединены с информационными входами второго и третьего регистров адреса, выход первого разряда четвертого регистра выдачи подключен к входам установки нуля второго и третьего регистров выдачи; выход второго разряда — по входу управления приемом второго регистра выВспомогательная информация

10 СтВРЗ 11

11 СПВР!! 4

12 СПВР1 5 13 СПВР1 5

16 СПВР1 1 4

17

18 СтВР3, 3 дачи, выход третьего разряда — к входам управления считыванием первого, второго и третьего блоков памяти, 5 выход четвертого разряда — к счетным входам второго и третьего регистров адреса, выход пятого разряда— к входам управления приемом второго и третьего регистров адреса, выход шестого разряда — к входу управления

О приемом третьего регистра выдачи, выход седьмого разряда — к входу обратного счета первого регистра выдачи и к второму входу элемента И, выход восьмого разряда — к входу управления приемом первого регистра выдачи, выход девятого разряда — к счетному входу первого регистра адреса, остальные выходы четвертого регистра

20 выдачи соединены с соответствующими входами первого регистра адреса.

0 0 1 000010001

0 1 0 000000100

0 1 1 0001001 10

0 0 010010001

1 0 1 001000000

1 1 0 000000100

0 0 0 1 001 00000

0 1 0 0000001 00

1 0 0 010010001

1 0 1 001 000000

1 0 1 001000000

1 0 0 010010001

0 1 0 000000100

0 1 1 0001001 10

1377822

Вспоногаталвнан ннФормаймн

Старюю gasp

«драса варакода праюив

Признак ааракоща

Прн е Р нак

° ° ° ° ° t3l

СтРЭРЗ СПВР!!

1 0

0 0 1 000001000

0 1 0 000000100

0 1 1 000100110

27

0 0 а го зо sn з

Див. 2

30 00 Ю И 70

Фае. 3

10 20

26 СтВРЗ - 11

Иоу

1

Л

7

$

Pfjyj

l

Л

3

Продолжение таблицы

° В ЕВЮМЕ аа4В

Э авве паатн

000001000

1377822

1377822

)377822

Составитель М.Хаустов

Редактор А.Долинич Техред M.Дидцк Корректор С.Шекмар

"Ч

Заказ 87 1/44 Тираж 373 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4