Преобразователь напряжения в частоту

 

Изобретение относится к импульсной технике и может быть использовано в системах сбора и обработки информации различного назначения, системах автоматического управления и регулирования. Изобретение позволяет повысить быстродействие. Это достигается путем повышения стабильности временного положения выходных импульсов за счет введения в преобразователь , содержащий операционный усилитель 1, компаратора 4, ключей 3, 7, источника 8 разрядного тока, D-триггера 5, элемента задержки. 1 з.п.ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 Н 03 М 1 60

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4121046/24-24 (22) 30.06.86 (46) 29.02.88.Бюл, И- 8 (71) Московский инженерно-физический институт (72) E.Ã.Eðoôååíà, С.В,Клевцов и 11,В. Шипунов (53) 681.325 {088.8) (56) Авторское свидетельство СССР

Р 1106013, кл. Н 03 М 1/60, 1983.

Авторское свидетельство СССР

Н 1132357, кл. Н 03 М 1!60, 1983. (54) ПР ОБРАЗОВАТБЛБ НАПРЯжБНИЯ

ЧАСТОТУ

„„ЯЦ„„1378062 А1 (57) Изобретение относится к импульсной технике и может быть использовано в системах сбора и обработки информации различного назначения, системах автоматического управления и регулирования. Изобретение позволяет повысить быстродействие. Это достигается путем повьппения стабильности временного положения выходных импульсов sa счет введения в преобразователь, содержащий операционный усилитель 1, компаратора 4, ключей 3, 7, источника 8 разрядного тока, D-триггера 5, элемента задержки.

1 з.п.ф-лы, 3 ил.

1378062

Изобретение относится к импульсной технике и предназначено для использования в системах сбора и обработки информации различного наз5 качения, системах автоматического управления и регулирования.

Целью изобретения является повышение быстродействия.

На фиг.l приведена функциональная схема преобразователя; на фиг.2 функциональная схема блока управления разрядным ключом; на фиг.3 — - временные диаграммы работы преобразователя. 15

Преобразователь напряжения в частоту (фиг.l) содержит операционный усилитель I накопительный элемент

2, выполненный на конденсаторе, ключ

3, компаратор 4, D-триггер 5, токо- 20 ограничивающий элемент 6, выполненный на резисторе, ключ 7, источник

8 разрядного тока, шину 9 управления, входную шину 10, шину 11 тактовых импульсов, шину 12 отрицатель- 25 ного источника питания, шину 13 сброса, элемент 14 задержки, 0-триггер IS блок 16 управления, выходную шину

17. Блок управления {фиг.З) содержит элементы НЕ 18 — 20, элементы ИЛИ- 30

НЕ 21 — 23,,элементы И-НЕ 24 — 26, RS-триггеры 27 и 28.

На Фиг,3a изображен сигнал сброса; б — сигнал управления ключом 3; в — тактовые импульсы; r — - тактовые импульсы на выходе элемента задержки; д — сигнал на выходе операционного усилителя 1; е, ж, s — сигналы на Я-выходе D-триггера.5, Я-выходе

D-триггера 15 и выходе блока 16 соответственно; и — сигнал на выходе операционного усилителя 1 для входного сигнала, большего по величине, чем сигнал на диаграмме д» соответ- 45 ствующей этому входному сигналу; к — сигнал на Я-выходе 9-триггера 5; л — сигнал на 11-выходе D-триггера 15; м — сигнал на выходе блока 16.

Преобразователь напряжения в час1тоту работает следующим образом, На входной шине IO установлен аналоговый сигнал. При поступлении сигнала "0" с шины 13 сброса (фиг.За) на S-входы D-триггеров 5 и 15 появляются сигналы "1" на их 11-выходах и

55 выходе блока 16 (Фиг.3, момент со).

Одновременно с шины 9 управления поступает сигнал "0" (фиг.Зб )» осуществляющий размыкание ключа 3. Интегратор, построенный на операционном усилителе 1, конденсаторе 2 и резисторе 6, начинает интегрирование разности разрядного и входного токов в течение длительности периода тактовых импульсов (фиг.Зд,и, интервал с — с„), При этом напряжение на выходе операционного усилителя 1 становится равным 9 Ь» r

Ь

Э Ы» мс »с где I р — значение разрядного тока источника 8;

Тв»

U » /R — входной ToK"

U — входное напряжение;

R — сопротивление резистора 6.

При поступлении второго тактового импульса устанавливается сигнал

"О" на Я-выходе D-триггера 5, на выходе блока 16 (фиг.3 е, s к, м, момент t,) и Q-выходе триггера 15 (фиг.З ж,л, момент tg tg=tp+ty). Раз-. мыкается ключ 7, источник 8 отключается от операционного усилителя 1, напряжение на выходе которого начинает уменьшаться (фиг.3 s, и ). При достижении этим напряжением "0" на выходе компаратора 3 через время t о" появм ляется сигнал "1". Если временной интервал между моментом пересечения выходным напряжением на выходе операционного усилителя 1 уровня срабатывания компаратора 4 t и моментом появ" пения ближайшего тактового импульо» мин

ca t меньше t t<„1 + t

Т1 pan зд (фиг.3 д), то с приходом тактового импульса в момент t (фиг.3 в, импульс 4), на С-вход триггера 5 на его Q-выходе остается "0" (фиг.3 е), а не появляется сигнал "I", как это было бы в случае tq- =0 (фиг. 3 д, е, пунктирные линии ). Сигнал "1" на выходе триггера 5 появился бы только в момент прихода следующего тактового импульса (фиг.3 в, импульс 5, момент t,„+ ) на С-вход триггера 5, т.е. произошло бы смещение импульса на один тактовый интервал вправо. При этом изменяется количественное распределение импульсов на Q-выходе триггера 5 по интервалам преобразования Т „р,и Т „р „+„ .

Сигнал "1" на Q-выходе D-триггера

15 и выходе блока 16 появляется с приходом тактового импульса с выхо1378062 да элемента 14 на С-вход D-триггера

15 в момент с „. = t,+ t (фиг.З ж,з) .

Элемент 14 осуществляет задержку тактовых импульсов, поступающих по ши не 11 на время t . С появлением "1"

5 на выходе блока 16 замыкается ключ 7 и начинается интегрирование величины I - Т „. По следующему тактовому импульсу (фиг.3 г, импульс 5) состояние D-триггера 15 и выхода блока 16 изменяется (фиг.3 ж, з). На выходе блока 16 формируется импульс длительностью 7 (фиг.3s), момент появления которого с попадает в интервал преобразования Т „;. При этом сохраняется количественное распределение импульсов на выходе устройства по интервалам Т „р,. Далее процесс повторяется. 20

При большом сигнале на входе преобразователя, если временной интервал между моментом пересечения выходным напряжением операционного усилителя 1 уровня срабатывания ком- 25 паратора 4 (например, при интегрировании величины I — I „,момент

I на фиг.3 и )и моментом появления ближайшего тактового импульса с т меньше t» то с приходом тактового импульса в момент с „(фиг.Зв, импульс 5) на выходе D-триггера 5 сохраняется "1" (фиг.Зк), а не появляется "0", как это было бы при tq= 0 (фиг.З к,л, пунктирные линии). При этом происходит сливание импульсов, и на выходе триггера 5 формируется импульс длительностью 2 (фиг.3 к).

В результате уменьшается число импульсов (перепадов), формируемых на выходе D-триггера 5 в интервалах

T qp - =2 и в полном интервале преобразования T np = 2 " ".

В рассматриваемом случае сигнал

"0" на выходе D-триггера 15 (фиг.4 л)

45 и на выходе блока 16 управления (фиг.4 м) появляется в момент с сг„+ t ° С появлением сигнала "0"

1 на выходе блока 16 размыкается разрядный ключ 7 и начинается интегри50 рование величины I 8„.С приходом сле. дующего тактового импульса (фиг.Зг, импульс 6) на Я-выходе D-триггера

15 и выходе блока 16 появляется сигнал "1" (фиг.З л.м), ключ 7 замыкается и начинается интегрирование величины I p- I „. При этом на выходе

9-триггера. 15 формируется импульс длительностью, а на выходе блока

16 — HM11 длительностью (фиг.3 л, м . В результате слияния импульсов на выходе устройства не происходит и, соответственно, не уменьшается количество импульсов в интервалах Т „р, и Т „, .

Если временной интервал между мо. ментом пересечения выходным напряжением операционного усилителя 1 уровня срабатывания компаратора (например, с",, t на фиг.3 д,и) и моментом появления ближайшего тактового импульса (фиг.Зв, импульсы 7

pI и 8, для моментов с" и с „соответственно) больше с, то с приходом ближайшего тактового импульса на

Q-выходе D-триггера 5 и выходе блока 16, а через время t> и на выходе

D-триггера 15 появляется сигнал "1" (фиг.3 е-s,ê-м )и формируется импульс длительностью . Далее процесс повторяется. Входное напряжение преобразователя пропорционально средней частоте следования импульсов по выходной шине 17.

Формула изобретения

l. Преобразователь напряжения в частоту, содержащий первый и второй ключи, накопительный элемент, выполненный на конденсаторе, компаратор, первый D-триггер, токоограничивающий элемент, выполненный на резисторе, источник разрядного тока, операционный усилитель, инвертирующий вход которого объединен с информационным входом первого ключа, первой обкладкой конденсатора, первым выводом резистора и соединен с выходом второго ключа, неинвертирующий вход является общей шиной, выход объединен с выходом первого ключа и соединен с второй обкладкой конденсатора и инвертирующим входом компаратора, неинвертирующий вход которого является общей шиной, а выход компаратора соединен с D-входом первого

D-триггера, С-вход которого является шиной тактовых импульсов S-вход— шиной сброса, информационный вход второго ключа через источник разрядного тока соединен с шиной источника отрицательной полярности, второй вывод резистора является входной шиной, управляющий вход первого ключа является шиной управления, о т— л и ч а ю шийся тем, что, с

13780 целью повышения быстродействия, в него введены второй D-триггер, блок управления, элемент задержки, вход которого является шиной тактовьж им5 пульсов, а выход соединен с С-входом второго D-триггера,D-вход которого соединен с выходом компаратора, S-.âõîä — с шиной сброса, а прямой выход — с первым входом блока управления, второй вход которого соединен с прямьм выходом первого D-триггера, а выход соединен с управляющим входом второго ключа и является выходной шиной.

2. Преобразователь по п.1, о т л и ч а ю шийся тем, что блок управления выполнен на трех элементах ИЛИ-НЕ, трех элементах И-НЕ, двух RS-триггерах, трех элементах

HE вход первого из которых объединен с первыми входами первых элементов ИЛИ-НЕ и И-НЕ и является вторым входом блока управления, выход первого элемента НЕ соединен с вторыми входами первых элементов ИЛИ-НЕ и

И-НЕ, третий вход первого элемента

62 6

И-НЕ соединен с инверсным выходом первого RS-триггера, R-вход которого объединен с первым входом второго элемента ИЛИ-НЕ и соединен с выходом третьего элемента ИЛИ-НЕ, первый вход котЬрого объединен с входом второго элемента НЕ, первый вход второго элемента И-НЕ является первым входом блока управления, второй вход третьего элемента ИЛИ-НЕ объединен с вторым входом второго элемента ИНЕ и соединен с выходом второго элемента НЕ, причем выход второго элемента И-НЕ соединен с первым входом третьего элемента И-НЕ, второй вход которого соединен с выходом первого элемента И-НЕ, а выход — с

S-входом второго RS-триггера,R-вход которого через третий элемент НЕ соединен с выходом второго элемента

ИЛИ-HF., прямой выход второго RS-триггера является выходом блока управления, второй вход второго элемента

ИЛИ-НЕ объединен с S-входом первого

RS-триггера и соединен с вьжодом первого элемента ИЛИ-НЕ.

1378062

1 е и

Фиа.8

Составитель А,Титов

Редактор Т.Лазаренко Техред H.Íoïoâè÷ Корректор В.Бутяга

Заказ 891/56 Тираж 928 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб, д.4/5

Производственно-полиграфическое преднриятие, г.ужгород, ул. Проектная, 4