Датчик равномерно распределенных случайных чисел

 

Изобретение относится к области вычислительной техники и может быть использовано при построении различных моделирующих устройств. Целью изобретения является повышение точности датчика. Поставленная цель достигается тем, что датчик содержит регистры, блок деления, блок умножения , вычитатель и блок управления, состоящий из RS-триггеров, элементов И, элементов ИЛИ и элементов задержки . I ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

1511 4 6 06 F 7/58 фГ" Ч4)Я;! (,, 1

1ф

f и °

i i%1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4020221/24-24 (22) 29.11.85 (46) 15.03.88.Бюл. М 10 (72) А.Е.Филюстин, В.Д.Боев, А.П.Бочков, В.А.Волков и Е.о.Ãoëèê (53) 68!.3 (088.8) (56) Авторское свидетельство СССР

М 430400, кл. G Oe У 7/58, 1974.

Авторское свидетельство СССР

11 1256023, кл. G 06 F 7/58, 1985. (54) ДАТЧИК РАВНОМЕРНО РАСПРЕДЕЛЕНHblX СЛУЧАЙНЫХ ЧИСЕЛ

ÄÄSUÄÄ 1381499 А1 (57) Изобретение относится к области вычислительной техники и может быть использовано при построении раэлиг. ных моделирующих устройств. Целью изобретения является повышение точности датчика. Поставленная цель достигается тем, что датчик содержит регистры, блок деления, блок умножения, вычитатель и блок управления, состоящий иэ HS-триггеров, элементов И, элементов ИЛИ и элементов saдержки. I ил.

1381499

Изобретение относится к вычислительной технике и может быть использовано при построении устройств для статистического моделирования.

Цель изобретения — повышение точности датчика.

На чертеже представлена структурная схема датчика.

Датчик содержит регистр 1 памяти, регистр 2, блок 3 деления, блок 4 умножения, вычитатель 5 и блок 6 управления.

Блок 6 управления содержит RSтриггер 7, элемент И 8, элементы

9-12 задержки, элемент ИЛИ 13, RSтриггер 14, элементы И 15 и 16, элементы KIH 17 и 18, элемент 19 задержкии, элементы ИЗП1 20 и 21, элементы

И 22 и 23, элемент 24 задержки.

Датчик работает следующим образом.

В исходном состоянии случайное число W находится в регистре 2.RSтриггер 7 блока 6 управления установлен в состояние, при котоРом на его выходе присутствует высокий уровень, свидетельствующий о том, что датчик готов к работе. Высоким уровнем подготовлен к срабатыванию элемент И 8. Число W находится в блоке 4 в качестве первого операнда.

Сигнал запуска от внешнего устройства через элемент И 8 поступает на регистры и 2 и на RS-триггер 14.

В регистр 1 заносится параплельным кодом константа К, = 470001

= 01!! 0010101111! 1000! g. Из регистра

2 на выход датчика выдается случайное число. RS-триггер 14 переводится в состояние, при котором на его выходе появляется высокий уровень, подготавливающий к работе элемент И 15. Сигнал запуска датчика после элемента

И 8 последовательно проходит элементы 9, 10 и 1! задержки. С элемента 9 45 задержки сигнал поступает на R-вход

RS-триггера 7 и через элемент ИЛИ

13 — на вход записи блока 4 умножения. RS-триггер 7 переводится в состояние, при котором на его выходе

50 появляется низкий уровень, свидетельствующий о том, что датчик запущен и до окончания формирования случайного числа W Ä 8 закрыт.Сигналом с выхода элемента 10 задержки в регистр 1 заносится константа К =

= 999563 — "! 11 1010000001000101!,,!, которая по сигналу с элемента 11 задержки заносится в блок 3 деления в качестве первого операнда. По окончании умножения на выходе конца операции блока 4 умножения появляется сигнал, который проходит через элемент И 15 на первый вход записи вычитателя 5 и элемент ИЛИ -20 на второй вход записи блока 3 деления. В блок

3 заносится произведение, и он запускается, Кроме того, произведение

W „К, заносится в качестве первого операнда в вычитатель 5, Сигнал с вьгхода элемента И !5 после задержки на элементе 24 задержки поступает через элементы ИЛИ 17 и 8 соответственно на первый вход чтения регистра 1 и второй вход записи блока 4 умножения.

После окончания операции деления на выходе конца операции блока 3 появляется сигнал, который пройдя элемент И 22, открытый высоким уровнем с HS-триггера 14, элемент ИЛИ 13, поступает на второй вход записи блока 4 и осуществляет занесение результата деления и запуск блока 4 на выполнение второй операции умножения, С элемента И 22 сигнал через элемент

l2 задержки поступает Hà RS-триггер

14 и переводит его в противоположное состояние. Теперь высоким уровнем по первому входу подготовлены элементы

И 16 и 23. После второго умножения !

"! и результат (— -- — — j K по сигналу

Kt с выхода конца операции блока 4 через элемент И 16 заносится в вычитатель

5 в качестве втоРоГо операнда и вычитатель 5 запускается. Одновременно по сигналу с выхода элемента И 16 из регистра 1 считывается константа К и заносится в блок 3 деления в качестве первого операнда, После вычи1 тания результат W „„= W „K ттр К1 (- — - — --) К заносится в блок

2 1

4 в качестве первого, а в блок 3— второго операнда. Блок 3 запускается на выполнение второй операции деления. Сигнал с выхода конца операции блока 3 проходит через элемент И 23, открытый высоким уровнем с RS-триггера 14, на вход записи регистра 2 и обеспечивает занесение в него случайного числа Wn+, = W К, Wn K 1. (— — — — ) К тК . Кроме того

К г

2 )

Ф этот же сигнал с выхода элемента

И 23 через элемент 19 задержки по

138 l499

S-входу переводит HS-триггер 7 в состояние, при котором на его выходе появляется высокий уровень, открьг вающий по первому входу элемент И 8 и свидетельствующий о готовности

5 датчика к выдаче случайного числа и

Формула изобретения

Датчик равномерно распределенных случайных чисел, содержащий регистр памяти, выход которого является выходом датчика, о т л и ч а ю щ и йс я тем, что, с целью повышения точ- 15 ности, он содержит регистр, блок деления, блок умножения,, вычитатель и блок управления, который содержит два RS-триггера, пять элементов И, пять элементов ИЛИ, шесть элементов задержки, причем выход первого элемента И блока управления через последовательно соединенные второй и третий элементы задержки соединен с первым входом первого элемента ИЛИ,вто- 25 рой вход которого соединен с выходом второго элемента И, первый вход которого соединен с первым входом третьего элемента И и подключен к выходу конца операции блока умножения, выход третьего элемента И через четвертый элемент задержки соединен с третьим входом первого элемента

ИЛИ, выход которого соединен с пер-. вым входом чтения регистра, выход первого HS-триггера соединен с пер35 вым входом первого элемента И,второй вход которого является входом Пуск датчика, H-вход первого RS-триггера соединен с выходом первого элемента задержки и с первым входом второго элемента HJIH второй вход которого соединен с выходом четвертого элемента И, первый вход которого соединен с прямым выходом второго HS-триг45 гера и подключен к второму входу третьего элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с первым входом четвертого

50 элемента ИЛИ и подключен к выходу конца операции вычитателя, второй вход четвертого элемента ИЛИ соединен с выходом четвертого элемента задержки, второй вход четвертого элемента И соединен с первым входом пя55 того элемента И и подключен к выходу конца операции блока деления, вто" рой вход пятого элемента И соединен с инверсным выходом второго HSтриггера и подключен к второму входу второго элемента И, S-вход второго

HS-триггера соединен с выходом первого элемента И, R-вход второго RSтриггера соединен с выходом пятого элемента задержки, вход которого соединен с выходом четвертого элемента

И, первый вход первого элемента ИЛИ соединен с первым входом пятого элемента ИЛИ и подключен к выходу третьего элемента задержки, второй вход пятого элемента ИЛИ соединен с вторым входом первого элемента ИЛИ, выход шестого элемента задержки подключен к S-входу первого HS-триггера, выход первого элемента И блока управления соединен с первым входом записи регистра, выход которого соединен с первым информационным входом блока деления и с первым информационным входом блока умножения, выход первого элемента задержки соединен с вторым входом чтения регистра,второй вход записи которого соединен с выходом второго элемента задержки блока управления, выход блока деления соединен с вторым информационным входом блока умножения, выход которого соединен с вторым информационным входом блока деления, выход пятого элемента ИЛИ блока соединен с первым входом записи блока деления, второй вход записи которого соединен с вьг ходом третьего элемента ИЛИ блока управления, информационный выход блока умножения соединен с первым и вторым информационными входами вычитателя, выход которого подключен к второму информационному входу блока деления, первый вход записи вычитателя соединен с выходом третьего элемента И блока управления, второй вход записи вычитателя соединен с выходом второго элемента И блока управления, выход блока деления соединен с информационным входом регистра памяти, вход чтения которого соединен с Sвходом второго RS-триггера блока управления, вход обнуления регистра памяти соединен с выходом первого элемента задержки блока управления, вход записи регистра памяти соединен с выходом пятого элемента И блока управления и входом шестого элемента задержки блока управления.

1381499

Составитель И. Столяров

Техред Л.Олийнык

Корректор И.Иуска

Редактор И.Рыбченко

Тираж 704 Подписное

BHHKIV1 Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Заказ 1185/45

Производственно-полиграфическое предприятие, г.Ужгород, ул,Проектная, 4