Устройство для сопряжения эвм

 

Изобретение относится к вычислительной технике и может быть использовано для построения многомашинных вычислительных систем. Цель изобретения - увеличение быстродействия обмена информацией между ЭВМ. Устройство содержит два блока 1 и 2 буферной памяти, четыре счетчика 3-6, два триггера 7 и 8, дешифратор 12 адреса, генератор 9 имнульсов, схему 10 захвата магистрали, магистральные усилители, элементы И, ИЛИ, распределитель импульсов, формирователь импульсов. Передающая ЭВМ может заносить информацию в блок 1 во время передачи информации из блока 1 по меж- .машинной магистрали, а принимающая ЭВМ может считывать информацию из блока 2 во время приема в последний информации из межмашинной магистрали. 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1381534 А1 (50 4 G 06 F 15 16 ъ

1

t (ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4113425/24-24 (22) 27.08.86 (46) 15.03.88. Бюл. № 10 (72) Л. С. Иванов, А. Ю. Куконин и В. А. Богатырев (53) 68! .325 (088.8) (56) Авторское свидетельство СССР

% !301182, кл. G 06 1- 15/16, 1985.

Авторское свидетельство СССР № !285485, кл. G 06 F 15/16, 1985. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ

ЭВМ (57) Изобретение относится к вычислительной технике и может быть использовано для построения многомашинных вычислительных систем. Цель изобретения — увеличение быстродействия обмена информацией между ЭВМ. Устройство содержит два блока 1 и 2 буферной памяти, четыре счетчика 3 — 6, два триггера 7 и 8, дешифратор 12 адреса, генератор 9 импульсов, схему 10 захвата магистрали, магистральные усилители, элементы И, ИЛИ, распределитель импульсов, формирователь импульсов. Передающая ЭВМ может заносить информацию в блок 1 во время передачи информации из блока 1 по межмашинной магистрали, а принимающая

ЭВМ может считывать информацию из блока 2 во время приема в последний информации из межмашинной магистрали.

4 ил.

1381534

Изобретение относится к вычислительной технике и может быть использовано для построения многом а ши нных вычисл ительных систем.

Цель изобретения увеличение быстродействия обмена информацией между ЭВМ.

На фиг. представлена структурная схема устройства; на фиг. 2 — схема захвата магистрали; на фиг. 3 — схема дешифратора адреса; а на фиг. 4 — пример объединения ЭВМ с помощью предлагаемого устройства в многомашинную систему.

Устройство (фиг. 1) содержит два блока 1 и 2 буферной памяти, четыре счетчика 3 6, два триггера 7 и 8, генератор 9 импульсов, схему 10 захвата магистрали, распределитель 11 импульсов, дешифратор 12 адреса, формирователь 13 импульсов, элемент ИЛИ!4, элементы И 15 17 элемент ИЛИ 18, элемент НЕ 19, шинный формирователь 20, магистральные усилители

2l — 26. Входы-выходы 27 — 30 устройства являются сигналами межмашинной магистрали. Схема 10 захвата магистрали содержит регистр 31, счетчик 32 и триггер 33.

Дешифратор 12 адреса содержит регистр 34, элемент 35 сравнения, элемент И 36 и триггер 37.

Устройство работает следующим образом.

Обмен между парой ЭВМ 38И и 38К через устройства для сопряжения ЭВМ 39И и 39К и межмашинную магистраль включает следующие этапы: проверку машиной, инициатором обмена 38И занятости своего устройства и при необходимости ожидание его освобождения; занесение пакета данных о входу-выходу 40 из ЭВМ 38И в блок 1 буферной памяти устройства 38И; захват устройством 39И межмашинной магистрали; проверку занятости блока 2 буферной памяти устройства 39К и в случае необходимости ожидание его освобождения; передачу пакета данных из блока 1 буферной памяти устройства 39И в блок 2 буферной памяти устройства 39К; передачу пакета из блока 2 буферной памяти устройства 39К по входу-выходу 40 в ЭВМ 39К.

На первых этапах управление осуществляет ЭВМ 38И, на последнем — 38К.

В устройстве 39 блок 1 буферной памяти доступен с входа 40 только по записи, а блок 2 буферной памяти — только по чтению.

Запись данных с входа 40 в блок 1 буферной памяти сопровождается сигналом записи по входу 41. Чтение данных из блока 2 буферной памяти сопровождается сигналом чтения по входу 42.

Сигналы с входа 41 поступают на счетный вход счетчика 3. При появлении импульса записи на входе 41 происходит запись в блок 1 буферной памяти. По заднему фронту импульса записи происходит увеличение содержимого счетчика 3 на единицу. Первый адресный вход блока 1 под5

ts

ZO

4(„ б

55 ключен к выходу счетчика 3. Таким образом, устройство готово принять следующее слово пакета. Межмашинный обмен начинается с начальной установки устройств 39, которая осуществляется подачей импульса на вход 43 сброса.

После начальной установки ЭВМ 38И начинает заносить пакет данных в блок 1 буферной памяти по входу 40. После занесения пакета данных на выходе переноса счетчика 3 вырабатывается импульс, который поступает на вход установки триггера 7, устанавливая его в единичное состояние. Уровень с выхода триггера 7 поступает в ЭВМ 38И и сигнализирует о том, что пакет принят и сформирован запрос на захват межмашинной магистрали. Запрос с выхода триггера 7 поступает на вход элемента И !6. После этого

ЭВМ 38И выставляет разрешение захвата межмашинной магистрали уровнем на вход

44, поступающим на второй вход элемента И 16, на выходе которого образуется единичный потенциал, разрешающий устройству 39И произвести захват (требование передачи на входе схемы 10).

После разрешения всевозможных конфликтов по захвату межмашинной магистрали от различных устройств 39 и предоставления магистрали устройству 39И на выходе схемы 10 захвата магистрали .вырабатывается уровень, который переключает шинный формирователь 20 на передачу и через магистральный усилитель 23 выставляется на магистраль. Сигнал с выхода схемы 10 поступает на первый вход распределителя 11, разрешая прохождение синхроимпульсов с генератора 9 на входы элементов ИЛИ 14 и 18. Синхроимпульсы с выхода элемента ИЛИ 14 поступают на вход режима чтения блока 1, а с выхода элемента ИЛИ 18 через магистральный усилитель 26 — на выход 30 синхронизации.

Синхросигналы, поступая на вход чтения блока 1 буферной памяти, инициируют чтение первого слова пакета. В первом слове пакета должна содержаться информация об адресуемом устройстве 39К. Адресное слово через шинный формирователь 20 устройств 39 поступает на адресные входы дешифратора 12 адреса. Работа дешифраторов синхронизируется импульсами тактовой частоты, которые поступают через магистральный усилитель 25, элемент И 7 и формирователь 13 импульсов на вход синхронизации дешифратора. Если адрес устройства и информация в адресном слове совпадают, происходит появление на выходе дешифратора единичного уровня, который через магистральный усилитель 21 выставляется на выход 28.

Дешифратор 12 адреса выполняет функции схемы подтверждения обращения к устройству. Если блок 2 буферной памяти

1381534 устройства 39К (устройство адресуемо) занят, то дешифратор 12 адреса через магистральный усилитель 21 держит на выходе 28 уровень «О». Если блок памяти 2 свободен, то на выходе 28 формируется сигнал «1».

Уровень с входа 28 через магистральный усилитель 22 поступает на адресный вход распределителя 11 устройства 39И, псреклк>чая направление прохождения сННхросигналов на счетный вход счетчика 5 и и» второй вход элемента ИЛИ 14. Выходы счеIчика 5 подключены к вторым адресным входам блока 1 буферной памяти. (10 сигналу синхронизации происходит чтение слова пакета по адресу, хранящемуся в счетчике 5. (Io заднему фронту < HHx(>осигнала происходит наращивани< содер.кимого счетчика 5. 11осле переключения счстчика 5 в с<>стояние «1» (после;>рохождения первого импульса) на первом адрс<ном выходе счетчика образуется по.ц>жительйый перепад, который поступает на <. вход триггера 8 (D-вход подключен к «0»j.

Триггер обнуляется, снимая запрос на захBdT магистрали, но схема 10 при этом не освобождает магистраль. На выхо.<е разрешения записи выставляется нулевой уровень, сигнализируя ЭВМ 38 о том, что устройство 39 готово принять новый пакет информации.

В это время пакет данных по MHI исчрали передается в блок 2 буферной памяти устройства 39. Синхроимпульсы с устройства 39 по входу 30 через магистральный усилитель 25, элемент И 15, открытый выставленным уровнем на выходе дешифратора 12 адреса (элемент И 17 закрыт), поступают на вход режима записи блока 2 буферной памяти и на счетный вход счетчика 6, выходы которого подсосдинены к адресным входам блока 2 буферной памяти. По импульсу происходит загись в блок 2, а по заднему фронту этого же импульса — увеличение содержимого счетчика 6 на единицу.

После поступления первого синхроимпульса на вход счетчика 6 на первом выходе последнего образуется положительный перепад, который поступает на С-вход триггера 8 (D-вход — в состоянии «1»), переключая его в единичное положение и выдавая в ЭВМ сигнал разрешения чтения. После этого ЭВМ 38 начинает чтение пакета из блока 2 буферной памяти.

Импульсы чтения поступают на счетный вход счетчика 4 и на вход чтения блока 2 буферной памяти. По импульсу происходит чтение слова, а по его заднему фронту — наращивание содержимого счетчика 4. После чтения пакета в ЭВМ 38 на выхоче переноса счетчика 4 формируется импу lbc, поступающий Ha R-вход три>гера 8 и обнуляюгций его.

После того, как устройство 38И заканчивает передачу пакета, на выходе переноса счетчика 5 образуется импульс, который, поступая на вход сброса схемы 10 захвата магистрали, снимает уровень с входа 29, запрещая прохождение сигналов через распределитель l l. Устройство готово к захвату магистрали и передаче очередного пакета, Магистраль захвата (фиг. 2) работает следующим образом.

Запросы на захват поступают с входа требования передачи на D-вход триггера 33.

Если вход 29 находится в состоянии «1», то счетчик 32 не блокирован. При поступлении импульсов от генератора 9 на вход

15 счетчика 32 происходит последовательное наращивание его значения. Начальное значение счетчика 32 задается значением регистра 31, предоставляющего соответствующий приоритету устройства 39 набор

«0» и «1». Чем выше приоритет устройства, тем большее двоичное значение находится

H регистре 31. Как только возникает переполнение счетчика 32, на его вы оде появляется импульс переноса, поступающий на

С-вход триггера 33, не переводя его в еди25 ничное состояние.

Три "rep 33 выставляет с выхода через магистральный усилитель 23 на выход 30 нулевой уровень, который через усилители 24 всех устройств 39 производит подачу ну.>евого уровня на вход блокировки схемы 10, производя начальную установку счетчиков 32

Сброс триггера 33 осуществляется подачей сигнала на входы сброса. Таким образом, в один момент времени возможен захват магистрали только одним устройством.

Дешифратор !2 адреса (фиг. 3) пред35 ставляет собой элемент 35 сравнения, первый вход которого подклк>чеH через шинный формироватечь 20 к межмашинной Màгистрал и.

Код адреса устройства 39 задается ре40 с ром 34. Редс вчяк>гц бор «О» и «1», в зависимости от адреса устройства. Элемент 35 сравнения синхронизируется сигналами на входе синхронизации. При совпадении адреса устройства, задаваемого pet истром 34, с информацией на входе ад45 реса импульсы с выхода схемы 35 ераеНения поступают на вход элемента И 36 и, если блок 2 адресуемого устройства 39К свободен, то импульсы с выхода элемента

И 36 поступают на С-вход триггера 37 (D-вход в состоя)чин «1»), переклк>чая

50 его в единичное положение, свидетельствующее о том, что устройство выбрано.

Единичный потенциал с триггера 37 «ерез магистральный усилитель 21 поступает на вход 28. Если блок 2 буферной памяти адресуемого устройства 39К занят. то элемеHT И 36 закрыт уровнем «О» на выходс триггера 8 и на его выходе ги>1держивается уровень «О». ()ереклкчч HHH

18) 8158) 4 6 триггера 87 не происходит и на магистр,)ли нет уровня, подгвсрждающего о выборке устройства.

Таким Образом, при использовании предлагаемого устройства повышается бысгf)<гдействие обмена информацией за счет Возможности совмещения занесения пакеты от .=)ВМ 38 в блок 1 буферной памяти с передачей ранее занесенного пакета через межмашинную магистраль на передаюцн и стороне и путел(совл(ещсния чтения пакеты из блока 2 буферной памяти В =)ВМ 88 с приемом в блок 2 буферной памяти пакеты, Il(рсдывы«мого через межмашинну к> магистра Ih на приемной стороне.

Ф<>р.ыу.<а иы<тр(тения

Устройство для сопряжения ЭВМ, содержание два блока буферной памяти, два счетчика, два триггеpd, информационные

Выходы первого и второго счетчиков соединены с первыми адресными в.<одами первого и вгороп) блоков буферной памяти, Bhlx<),1 переноса первого счетчика соединен с Входом установки первого триггера, вы од >срсносы второго с нтчика соединен с в.co,lot

Второго блока буферной пымяти. отличаюи< (< (я т с х), ч т О, с ц (л ь ю у B t.<.<1 и ч 1 н и я

6 ы с т р ОД(и < т В и Я О 6 м (. и ы и и ф О р м а ц и (< и м (>t<,, 1 х

:)БМ, в нсп> ввс, и ны;1вы счетчика, три элементы И, элемент 11Е, двы элементы И.<111, распределитель импульсов, генератор импульсов, формирователь импульсов, дешифратор адресы, схема захвата магистры.IH, IllititlthlH формирователь и шесть магистральtIhlx усилителей, ((рычсм информационныс

ВЫХОДЫ ТР(. ) ЬСГО И Ч(ТВ(. РТОГО СЧРТЧИКОВ со(1Н H( блока буферной памяти, Вы)п>,1 первого блока буферной памяти и информационный Bxoд второп> блока памяти соединены с информационными входом и lttiходом шинного формпр<)ват(ля соответственно, выход первого блока бхферш>й памяти соединен е a;1pecllhi M Bxo;1OM (eii»i+f)dT()f);I адреса, (ьыход псрсп<>сы гр(тьего счетчика соедин H с Вторым Bxoдом сбросы схемы

55 захвата мы(истра IH, вььход I «пера I соединен с первыми Входами первого и Второго элементов ИЛИ, выход первого элемента ИЛИ соединен с входол(режима чтения первого блока буферной памяти, BTOрой выход распределителя импульсов со(.динен с вторыми входами первого и Второго элементов ИЛИ и счетным входом третьего счетчика, Выход второго элемента ИЛИ с<и .(инсп и рсз первый магистральный усилиTe1I с Вхо.10м-выходом синхронизации устройства, Вход-выход синхронизации устройства с<>(динен через второй магистральный усилитель с первыми Входами п(pНого и второго элементов И, выход первого элемента И соединен с входом режима запи< и второго блока буферной памяти и счетным входом четвертого счетчика, младший разряд выхода которого соединен с входом стробирования второго триггера, выход дсшифратора адреса соединен с вторым входом пер((ого элемента И, вход-выход:SBllp(та доступы устройства соединеll через третий магистральный усилитель с входами блокировки схемы захвата магистра IH и дсшифрыторы адреса, выход схемы захвата магистрали соединен с первым управляющим входом распределителя импульсов и входом

Выооры направления шинного формирователя и через четвертый магистральный усилигель с Входом- выходом запрета доступа ),СTpОHства, выход дешифраторы адреса

<ч>сдипеH через пятый магисгральный усили-! (л ь (ВходОМ-Выходом занятос ти «TpОH(. TBсстой магистральный усилитель соединен с

Вторым управляк)щим входом распрсделитеТя импульсов и входом элемента 11Е-., Bhlход которого соединен с Вторым Входом ()тор() ГО эл(м(нта И, Выход кОTОрОГ() с(>единсн е входом запуска формирователя импульсов, выход которого соединен с вхо1оМ синхронизации дешифрыторы адреса, вход режима чтения устройства сосдинсн СО счетным входом второго счетчика и входом режима чтения второп> блока буферной памяти, выход первого триггера является

Выходом разрешения записи устройства и

СОЕ.(ИНЕН С ПЕРВЫМ ВХОДОМ тР(тЬСГО ЭЛЕмента И, второй вход которого является

Входом разрешения передачи информации устрой< тва, выход третьего элементы И сое.1инсн с входом требования передачи схемы захвата магистрали, Выход второго

Iриггсры является выходом разрешения чтения устройсTВа и сосди>нп с входом ьапрсты работы дешифратора адреса, информационный Вход-выход шинного формирователя является вторым информационным

Входом-выxo Io!vl устройства.

l381534

&ол ира/иа (um ) ргййж е передачц(ат

Юров (ку) bpoe/ om 5) Р е. 2

Гцихронцзация (Р

/um Л) 9 ) Составитель В. Бородин

Редактор И. Касарда Техред И. Верес Корректор М. Шароши

Заказ 844/46 Тираж 704 Подписное

ВНИИГ!И Государственного комитета СССР по делам изобретений и открытий ! 3035, Москва, Ж Ç5, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная. 4