Многоканальный коммутатор

 

Изобретение относится к телемеханике и может быть использовано в автоматизированных системах контроля и управления многопараметрическими объектами, а также в средствах программного опроса каналов с автоматическим выбором порядка опроса . Цель изобретения - упрощение и повышение быстродействий коммутатора. Коммутатор содержит счетчик 1, блок 2 памяти, регистр 3 сдвига, группу элементов И 4, сумматор 5, элемент И 6, дешифратор 7, блок 8 управления, содержащий элемент НЕ 9, элементы И 10 и 11, элементы задержки 12, 13 и триггер 14. Коммутатор также содержит элемент ИЛИ 15 и элемент 16 задержки. Сущность изобретения заключается в том, что формирование сигнала на разрешение спроса каналов низкой опросности происходит в том случае, когда содержимое всех масок для каналов более высокой опросности . 3 ил. 3

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5u 4 G 08 С 19/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

БИБ.ДКь: ):;

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (6I) 1260993 (21) 4013742/24-24 (22) 20.01.86 (46) 15.03.88. Бюл, № 10 (72) В. М. Гриць, В. С. Лупиков, Е. В. Олеринский и Б. Г|. Шурчков (53) 621.398 (088.8) (56) Авторское свидетельство СССР № 809291, кл. G 08 С 19/16, 1981.

Авторское свидетельство СССР

¹ 1260993, кл. G 08 С 19/16, 1985. (54) МНОГОКАНАЛЪНЪ|Л КОММУТАТОР (57) Изобретение относится к телемеханике и может быть использовано в автоматизированных системах контроля и управления многопараметрическими объектами, а так„„SU„„1381565 А 2 же в средствах программного опроса каналов с автоматическим выбором порядка опроса. Цель изобретения — упрощение н повышение быстродействий коммутатора. Коммутатор содержит счетчик 1, блок 2 памяти, регистр 3 сдвига, группу элементов И 4, сумматор 5, элемент И 6, дешифратор 7, блок 8 управления, содержашнй элемент НЕ 9, элементы И 10 и 11, элементы задержки 12, 13 и триггер 14. Коммутатор также содержит элемент ИЛИ 15 и элемент 16 задержки.

Сущность изобретения заключается в том, что формирование сигнала на разрешение спроса каналов низкой опросностн происходит в том случае, когда содержи м ое всех масок для каналов более высокой опросносги. 3 ил.

1381565

Изобретение относится к телемеханике, может быть использовано в автоматизированных системах контроля и управления мно гопараметрическим и объектам и, а также в системах программного опроса каналов и является усовершенствованием изобретения ио авт. св. № 1260993.

Цель изобретения — упрощение и повышение быстродействия коммутатора.

На фиг. 1 представлен пример построения кадра из сигналов различной опросности; на фиг. 2 — функциональная схема коммутатора; на фиг. 3 маски каналов для данного кадра.

Коммутатор содержит счетчик 1, блок 2 памяти, регистр 3 сднига, группу элементов 15

И 4, сумматор 5, элемент И 6, дешифратор 7, блок 8 управления, в состав которого входят элемент Н1-: 9, элементы И 10 и 11, элементы 12 и 13 задержки и триггер 14, элемент ИЛИ 15 и ).1еч! ит !6 1адержки.

Счетчик !!реди азначен для фиксации синхроимиульсов кадра. Число, формирук)щееся на счетчике, янляется номером позиции кадра. Число младших разрядов соотне.гствует размеру часки самых высокооиросных каналов. Младшие разряды иодак)тся на сумматор 5 непосредственно, старшие разряды — через элементы И 4. Перед началом формирования кадра состояние счетчика 1...1.

Блок 2 памяти предназначен для хранения масок каналов всех опросностей, кроме минимальной. Маски размещаются н памяти последовательно. Память одноразрядная

Регистр 3 сдвига предназначен для обра зования иоследонательности констант 0...01, 0 ..011, ..., 1...1 н цикле работы коммутатора. 35

Ч11г.n) 13!Ар!1б IтынаемьIW консгс1!1т рс)вн!) числу старших разрядов счетчика 1. В начале каждого цикла регистр находится в состоянии 0...0. Установка его н это состояние производится сигналом с выхода элемента ИЛИ 15 через элемент 16 задержки. Об- 40 разование констант производится при помощи сигналов сдвига и установки младшего разряда в «!», поступающих соответственно с первого и второго выходов блока 8 управления. Выходы регистра соединены с соответ- 45 ствующими входами элементов И 4 и сумматора 5. Выход старшего разряда подключен к одному из входов элемента ИЛИ 15.

Сумматор 5 предназначен для образования адреса обращения к блоку 2 памяти в результате суммирования двух слагаемых. 50

Первое слагаечое представляет собой композицию младших разрядов счетчика 1, поступающих непосредственно, и старших разрядов счетчика, коммутируемых через элементы И 4 константой с регистра 3 сдвига.

Вторым слагаемым является константа с регистра 3 сдвига. Веса разрядов константы равны весам соответствующих старших разрядов счетчика 1. Если второе слагаемое равно 0...0, то старшие разряды н образовании первого слагаемого не участвуют и результатом сум м и рова ния я вляется код младших разрядов счетчика 1.

В (Il — 1)-м такте цикла работы коммутатора сумматор используется дважды: первый раз для образования адреса обращения к памяти, второй — для образования номера канала низшей опросности.

Элемент И 6 предназначен для коммутации номера опрашиваемого канала на вход дешифратора 7.

Дешифратор 7 служит для дешифрации номера канала и выработки управляющего сигнала, поступающего на соответствующий датчик.

Блок 8 управления вырабатывает управляющие сигналы, поступающие на блок 2 памяти и регистр 3 сдвига.

Элементы 12, 13 и 16 задержки предназначены для компенсации переходных процессов в цепях и компонентах коммутатора.

Коммутатор работает следующим обраИсходной информацией для работы коммутатора являются маски каналов всех опросностей, кроме минимальной, размещаемые в блоке 2 памяти. Опрос очередного канала н кадре производится в результате выполнения коммутатороч цикла поиска этого канала.

Перед началом очередного цикла поиска регистр 3 сдвига находится в состоянии

0...0, а на выходе триггера 14 имеется запрещающий потенциал, препятствующий прохождению через элемент И 10 тактовых импульсов, очередной цикл поиска начинается с поступления очередного синхроимпульса иа вход счетчика 1 и на первый вход блока 8 управления. При этом на счетчике фиксируется номер очередной позиции кадра, а григгер 14 взводится и на его выходе появляется разрешающий потенциал, поступающий на второй вход элемента И 10.

В дальнейшем работа коммутатора в цикле поиска происходит потактно.

Такт 1. Такт начинается с момента появления на выходе элемента И 10 первого тактового импульса в цикле. Тактовый импульс воздействует на вход блока 2 памяти, в результате чего в последнем запускается циклограмма «Чтение». Поскольку регистр 3 сдвига находится в состоянии 0...0, то результатом суммирования, а следовательно, и адресом памяти является состояние младших разрядов счетчика l. По этому адресу из памяти считывается состояние соответствующего разряда маски каналов с высшей частотой опроса.

Если это состояние «1», то адрес памяти (номер канала) транслируется через элемент

И 6 (упранляемый по второму входу счи1381565 таиной «1» с выхода элемента ИЛИ 15), фиксируется и дешифруется дешифратором 7

Через время ч сигналом «!» подтверждается состояние «0» регистра 3 сдвига и восстанавливается исходное состояние триггера 14, запирающего элемент И 10. Поскольку сигнал на выходе блока 2 памяти присутствует длительное время, то появление разрешающего сигнала с выхода элемента 12 задержки не приводит к срабатыванию элемента И 11, поскольку на другом входе этого элемента присутствует запрещающий потенциал с элемента НЕ 9. На этом выполнение цикла поиска канала заканчивается.

Если состояние считанного разряда маски равно «О», то выдача адреса памяти не производится, триггер 14 состояние не меняет, а на выхоле элемента НЕ 9 появляется разрешающий потенциал. Спустя время с момента обращения к памяти тактовый импульс появляется на выходе элемента 12 задержки, в результате чего срабатывает элемент И 11. Сигнал с выхода этого элемента действует на сдвигающий вход регистра 3 сдвига. Но поскольку состояние регистра

0...0, то после действия сдвигающего сигнала его состояние не меняется. Спустя время

%, появляется сигнал на выходе элемента 13 задержки, в результате действия которого правый (младший) разряд регистра 3 сдвига принимает состояние «1». В соответствии с новым состоянием 0...01 сдвигающего регистра через соответствующий элемент И 4 транслируется состояние первого (младшего) из старших разрядов счетчика 1 на соответствующий вход сумматора 5. Поскольку первым слагаемым стало число О...ОЬ„а,„... а,, где а ...а, — значения младших разрядов;

Ь, — значение правого из старших разрядов счетчика 1, а вторым слагаемым — константа 0...01, на выходе сумматора 5 образуется адрес соответствующего разряда маски каналов следующей ио величине оиросности, по котором> следует провести обращение к памяти. На этом первый такт цикла поиска кончается.

Такт 2. Такт начинается с момента появления на выходе элемента И 10 второго тактового импульса, в результате чего из блока 2 памяти ио адресу (0Ä...0 Ь, а ...а,) +

+ (О„... 0Ä 1,О ...О,) производится считывание необходимого разряда второй маски.

Если состояние считанного разряда «1», то номер канала транслируется на дешифратор 7, где дешифруется. Считанным сигналом «1» регистр 3 сдвига сбрасывается в состояние 0...0, а триггер 14 принимает исходное состояние, запирая элемент И 10.

Поскольку на выходе элемента НЕ 9 имеет место запрещающий потенциал, то при появлении разрешающего сигнала на выходе элемента 12 залержки элемент И 11 не срабатыКак видно, в этом такте работы коммутатора может произойти опрос как канала опросности f = 2 (ири считывании «1» из памяти), так и канала оиросности f = (при считывании из памяти «0»).

Формула изобретения

Многоканальный коммутатор по авт. св. № 1260993, отличающийся тем, что, с целью упрощения и повышения быстродействия коммутатора, в него введены элемент задержки и элемент ИЛИ, который первым

55 вает. На этом выполнение цикла поиска канала заканчивается.

Если состояние считанного разряда «О», выдача номера канала не производится, триггер 14 состояния не меняет, а на выходе элемента HE 9 сохраняется разрешающий потенциал. При появлении разрешающего потенциала на выходе элемента 12 задержки срабатывает элемент И 11, в результа10 те чего на сдвигающий вход регистра 3 сдвига поступает сигнал и его состояние становится 0...010. Однако через время сигнал с выхода элемента 13 задержки изменяет его на 0...011. В соответствии с новой константой через соответствующие элементы

15 И 4 транслируется значение первого и второго правых из старших разрядов счетчика 1. Поскольку слагаемыми стали числа

0...0b, Ь„а ...а, и 0...011, результатом суммирования стал адрес необходимо о разряда следующей (третьей) маски. На этом второй такт цикла поиска кончается.

Выполнение последующих тактов вплоть ло (3 — 1) -го аналогично.

Последний (4 — 1)-й такт. Такт начинается с момента появления на выходе эле25 мента И 10 (4 — 1)-го тактового импульса в цикле. Если в результате воздействия этого импульса из памяти считывается «!», то на выход коммутатора поступает номер канала опросности f, а регистр 3 сдвига и триггер 14 сбрасываются в «О». На этом выполнение цикла поиска канала заканчивается.

Олнако в случае, если из памяти считывается «О», коммутатор выполняет действия по формированию и опросу канала низшей

З5 опросности. Когда состояние регистра 3 сдвига в результате воздействия сигналов с блока 8 управления становится 1...1 и на сумматоре 5 формируется номер канала низшей опросности, выдача этого номера производится при помощи потенциала «1» со стар40 шего разряда регистра 3 сдвига (действительно, «1» в старшем разряде регистра сдвига появляется только ири поиске канала низшей опросности) . Этим же потенциалом «1» коммутатор сбрасывается в исходное состоя45 "ие

1381565 а г з ч в в з в в /а 11 г /з 1ч /в /в / /в /а га г.>(cdp з 3 з Кз к к К Кг h 1,"г

Кг К1г

К5 K> кг !(3

z г кг г кг „г

2-0 подкадр

1 1 1 1 1

КВ К9 К(0 К11 К12 К11 KI4

1- O гт(>дкад/1

K K Кз Kg Ky

> 1 1 1 1 1

Фиг./

/ о а

О

О

О

О е> с га са с„ ъ е> а о а

/

0 (:>итавнтсдн Il, lысенко

I>r.(,rêr >р > (>»;р Гскр>.(!1 В.ре> Корректор М. Шароши

:!ак;> пзбг> Iп 1 и раж 551> 11одписное

БП1!1!П11 1 >г З,г»рстве>:но>о кг>ми гета (:(.(Р по г(дам изобретений и открытий

I I:3(I35>, Москва, Ж 35, Ра Ушская наб., д. 4!5

l)1>r>,r >ш> гг>г>г ннц-l>r»r»r р»фн >ее> r>r г>реда>>нагие, г Ужгород. уа. Проектная, 4 входом и выходом подключен между выходом блока памяти и вторым входом элемента И, элемент задержки входом и выходом подключен между выходом элемента ИЛИ и

Адрес о оооо

oooo/ ооо/о

000// ооооа

00/О/

00 //0

00// /

О /000

О/00/

О /О/О

О/О//

О //00

О//О/

0///0

О////

/ОООО

/000/

/00/0

/00/ /

/О/00

/О/О/

/О//О

/0// / точкой соединения первых входов блока управления и регистра сдвига, последний выход которого подключен к второму входу элемента ИЛИ.