Способ управления тиристорами переключателя m-фазной нагрузки переменного напряжения

 

Изобретение относится к способам управления низковольтными электрическими бесконтактными аппаратами, а именно к способам переключения на резервный источник питания (РИП) нагрузки переменного напряжения, не допускающей перерыва питания более половины периода питающего напряжения. Цель - повышение надежности переключения источников при отклонении параметров основного источника питания (ОИП) ограниченной мощности. При отклонении параметров ОИП измеряют разность фаз между источниками и в несинфазном режиме при снижении напряжения на ОИП переход с ОИП на РИП осуществляют с задержкой включения тиристоров РИП, полярность которых совпадает с проводимостью открытого тиристора ОИП, причем задержку включения осуществляют в соответствии с зависимостью Δt = Δϕ°/180°,, где Δt- - время задержки Δϕ° - разность фаз между напряжением источника. При повышении напряжения ОИП подают управляющие сигналы на оба тиристора РИП. Обратный переход осуществляют после восстановления параметров ОИП и совпадения фаз ОИП и РИП. 2 з. п. ф-лы, 5 ил.

Изобретение относится к способам управления низковольтными электрическими бесконтактными аппаратами, а именно к способам переключения погрузки переменного напряжения на другой источник питания при выходе параметров питающей сети основного источника за допустимые пределы, и может быть использовано при электроснабжении ответственных потребителей, не допускающих перерыва питания более половины периода питающего напряжения. Цель изобретения повышение надежности переключения источников при отклонении параметров основного источника ограниченной мощности. На фиг.1 изображена блок-схема устройства, реализующего способ переключения нагрузки переменного напряжения (показана одна фаза), на фиг.2 электрическая схема блока логики; на фиг.3 электрическая схема датчика контроля расхождения фаз; на фиг.4 и 5 временные потенциальные диаграммы, поясняющие работу устройства при переключении. Устройство для управления переключателем m-фазной нагрузки содержит силовые тиристоры 1, 1' и 2, 2' предназначенные для подключения источников 3 и 3' питания к нагрузке 4 и управляемые соответственно блоками 5, 5' и 6, 6' управления, подключенными к первому и второму выходам блоков 7 и 7' логики, датчики 8, 8' и 9, 9' проводимости, соединенные с источниками 3 и 3' питания и третьим и четвертым входами блока 7' логики другого источника 3, датчики 10 и 10' напряжения, входами соединенные через трансформаторы 11 и 11' с источниками 3 и 3' питания, а выходами с вторыми входами блоков 7 и 7' логики, причем другой выход датчика 10 напряжения основного источника 3 подключен к пятому входу блока 7' логики резервного источника 3', датчики 12 и 12' контроля расхождения фаз, первым и вторым входами соединенные с источниками 3 и 3 ' питания, третьими входами с третьими входами блоков 7 и 7' логики, четвертыми входами с четвертыми входами блоков 7 и 7' логики, причем первые выходы датчиков 12 (12') контроля расхождения фаз соединены с восьмыми входами блоков 7 и 7' логики, вторые выходы с первыми входами блоков 7 и 7' логики, третьи выходы с седьмыми входами блоков 7 и 7' логики, причем третий выход блока 7 логики основного источника 3 соединен с шестым входом блока 7' логики резервного источника 3'. Блок 7(7') логики дает команду через блоки 5(5') и 6(6') управления на переключение тиристоров 1(1') и 2(2') и состоит из шести элементов И-НЕ 13-18, элемента НЕ 19, трех элементов И 20-22, причем первый вход первого элемента И-НЕ 13 соединен с первым входом второго элемента И-НЕ 14 и вторым входом шестого элемента И-НЕ 18 и образует первый вход блока 7(7') логики, а второй вход первого элемента И-НЕ 13 образует четвертый вход блока 7 логики, при этом выход первого элемента И-НЕ 13 вязан с вторым входом третьего элемента И-НЕ 16, первый вход которого подключен к первому входу четвертого элемента И-НЕ 17 и образует пятый вход блока 7 логики, третий вход третьего элемента И-НЕ 16 образует восьмой вход блока 7 логики и выходом соединен с первым входом первого элемента И 21, второй вход которого связан с вторым входом второго элемента И 22 и выходом элемента НЕ 19, а выход первого элемента И 21 образует первый выход блока 7 логики, причем второй вход второго элемента И-НЕ 14 образует третий вход блока 7 логики, а выход соединен с третьим входом четвертого элемента И-НЕ 17, второй вход которого образует седьмой вход блока 7 логики, при этом выход четвертого элемента И-НЕ 17 соединен с первым входом второго элемента И 22, выход которого образует второй выход блока 7 логики, первый вход пятого элемента И-НЕ 15 образует шестой вход блока 7 логики, второй вход этого элемента соединен с выходом третьего элемента И 22, а выход пятого элемента И-НЕ 15 связан с входом элемента НЕ 19 и первым входом шестого элемента И-НЕ 18 и образует третий выход блока 7 логики, при этом выход шестого элемента И-НЕ 18 подключен к первому входу третьего элемента И 20, второй вход которого образует второй вход блока 7 логики. Датчик 12(12') контроля расхождения фаз выполнен в виде блока, фиксирующего расхождения фаз между источниками 3 и 3' и выдающего дискретный сигнал в блок 7(7') логики, и содержит выпрямительный мост 23, выходом соединенный с входом нуль-органа 24 и коллекторами транзисторов 25 и 26, при этом выход нуль-органа образует второй выход датчика контроля 12 расхождения фаз, четыре элемента НЕ 27-30, причем вход первого элемента НЕ 27 образует третий вход датчика 12 контроля расхождения фаз и соединен с вторым входом четвертого элемента НЕ 10, а выход первого элемента НЕ 27 связан с базой транзисторов 25, выход третьего элемента НЕ 28 соединен с базой второго транзистора 26, вход третьего элемента НЕ 28 образует четвертый вход датчика 12 контроля расхождения фаз и соединен с первым входом второго элемента НЕ 29, при этом второй вход второго элемента НЕ 29 подключен к первому конденсатору 31 и через резистор к эмиттеру первого транзистора 25, выход второго элемента НЕ 29 образует первый выход датчика 12 контроля расхождения фаз, а первый вход четвертого элемента НЕ 30 соединен с вторым конденсатором 32 и через резистор с эмиттером второго транзистора 26, причем выход четвертого элемента НЕ 30 образует третий выход датчика 12 контроля расхождения фаз. Элементы 25(26), 27(28), 29(30), 31(32) составляют линию задержки переключения тиристоров. Способ управления тиристорами переключателя m-фазной нагрузки заключается в том, что при превышении напряжения основного источника снимают импульсы управления с его тиристоров и одновременно подают импульсы управления на все тиристоры резервного источника без учета состояния тиристоров основного источника, при снижении напряжения основного источника или срабатывании других защит в синфазном режиме снимаются импульсы управления с его тиристоров и одновременно подаются импульсы управления на тиристоры резервного источника, полярность которых совпадает с проводимостью открытых тиристоров основного источника, на тиристоры противоположной полярности резервного источника управляющие импульсы подаются после закрытия тиристоров основного источника, при снижении напряжения основного источника в несинфазном режиме снимаются управляющие импульсы с его тиристоров и подаются на тиристоры резервного источника, полярность которого совпадает с проводимостью открытого тиристора основного источника, с задержкой на время Δt=10Δϕ^o/180^о где Δ t время задержки, мс; Δϕ^о разность фаз между напряжением источников. Время задержки зависит от угла расхождения фаз и отсчитывается с момента закрытия тиристоров основного источника. Обратный переход происходит после восстановления параметров основного источника и только в момент совпадения фаз основного и резервного источников. Устройство работает следующим образом. При наличии обоих исправных источников нагрузка подключается к основному источнику за счет жесткого приоритета, осуществляемого односторонней связью блока 7 логики основного источника с блоком 7' логики резервного источника. При отклонении напряжения на основном источнике питания датчика 10 напряжения подает сигнал на второй вход блока 7 логики, что приводит к снятию импульсов в блоках 5 и 6 управления тиристоров 1 и 2 и является одним из условий формирования импульсов блоками 5' и 6' управления для включения тиристоров 1' и 2'. При повышении напряжения уровня уставки срабатывания на основном источнике 3 питания датчик 10 напряжения подает сигнал на пятый вход блока 7' логики, что обеспечивает включение тиристоров 1' и 2' резервного источника без учета режима работы обоих источников и состояния тиристоров 1 и 2 основного источника (фиг.2). При снижении напряжения основного источника 3 ниже уровня уставки срабатывания переключение на резервный источник происходит с учетом режима работы обоих источников. При синфазном режиме работы источников 3 и 3' датчики 12 и 12' контроля расхождения фаз подают на первые входы блоков 7 и 7' логики сигнал, который формирует один из условий открытия тиристоров 1' и 2' резервного источника. Второе условие зависит от состояния тиристоров 1 и 2 основного источника. Если в основном источнике открыт положительный тиристор 1, то его датчик 8 проводимости подает на третий вход блока 7' логики сигнал, запрещающий формирование импульсов для открытия отрицательного тиристора 2' резервного источника. Положительный тиристор 1' резервного источника открывается в момент прихода сигнала на шестой вход блока 7' логики, так как ранее на четвертый вход блока 7' логики поступил разрешающий сигнал с датчика 9 проводимости отрицательного тиристора 2. Следовательно, в синфазном режиме переход основного источника на резервный происходит практически мгновенно, без перерыва питания в нагрузке. В несинфазном режиме работы источников 3 и 3' на первые входы блоков 7 и 7' логики от датчиков 12 и 12' контроля расхождения фаз проходит сигнал, который контролирует состояние проводимости тиристоров 1 и 2 основного источника и блокирует выдачу управляющих импульсов на тиристоры 1' и 2' резервного источника. Блок в основном источнике на момент переключения был открыт положительный тиристор 1, то в резервном источнике отрицательный тиристор 2' открывается после прекращения протекания тока в открытом тиристоре основного источника. Положительный тиристор 1' открывается с задержкой по времени, осуществляется датчиком 12(12') контроля расхождения фаз, после прекращения тока в открытом тиристоре основного источника. Таким образом, в несинфазном режиме переход с основного источника на резервный происходит с перерывом в нагрузке, зависимым от расхождения фаз, но с бросками тока, не превышающим ток начального включения (фиг.3). Обратный переход с резервного источника на основной происходит только в синфазном режиме, когда разность мгновенных значений напряжений основного и резервного источников питания не превышает допустимого значения, и при восстановлении параметров основного источника. Таким образом, способ управления тиристорами переключателя m-фазной нагрузки позволяет сформировать более четкий алгоритм работы переключающего устройства в несинфазных режимах как при неисправностях в нагрузке, так и в основном источнике, что обеспечивает повышение надежности работы ответственных потребителей, а перевод нагрузки на основной источник в синфазном режиме позволяет не завышать мощность основного, как правило, статического преобразователя на динамические перегрузки, возникающие в несинфазном режиме, путем контроля расхождения фаз между двумя источниками питания.

Формула изобретения

1. СПОСОБ УПРАВЛЕНИЯ ТИРИСТОРАМИ ПЕРЕКЛЮЧАТЕЛЯ m-ФАЗНОЙ НАГРУЗКИ ПЕРЕМЕННОГО НАПРЯЖЕНИЯ, при котором снимают управляющие сигналы со встречно-параллельных тиристоров основного источника питания ограниченной мощности и подают их в синфазном режиме на тиристоры резервного источника питания, полярность которых совпадает с проводмостью открытых тиристоров основного источника, после прекращения проводимости тиристоров основного источника подают управляющие сигналы на тиристор резервного источника противоположной проводимости, отличающийся тем, что, с целью повышения надежности переключения источников при отклонении параметров основного источника ограниченной мощности, измеряют разность фаз между ними и в несинфазном режиме при снижении напряжения переход с основного источника на резервный осуществляют с задержкой включения тиристоров резервного источника, полярность которых совпадает с проводимостью открытого тиристора основного источника, причем задержку включения тиристоров осуществляют в соответствии с зависимостью Δt = 10 Δϕ°/180°, где Δt время задержки, мс; Δϕ° разность фаз между напряжением источников, при повышении напряжения основного источника подают управляющие сигналы на оба тиристора резервного источника, обратный переход осуществляют после восстановления параметров основного источника и совпадения фаз основного и резервного источников. 2. Способ по п.1, отличающийся тем, что, с целью определения несинфазного режима работы источников питания при отклонении питающего напряжения основного источника, измеряют разность мгновенных значений напряжения и при превышении допустимого значения формируют сигнал несинфазного режима, а при восстановлении параметров основного и при разности фаз, близкой к нулю, формируют сигнал синфазного режима. 3. Способ по п.1, отличающийся тем, что контролируют состояние проводимости тиристоров и формируют управляющие импульсы тиристоров при закрытом состоянии обоих встречно-параллельных тиристоров.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5

MM4A Досрочное прекращение действия патента Российской Федерации на изобретение из-за неуплаты в установленный срок пошлины за поддержание патента в силе

Номер и год публикации бюллетеня: 36-2000

Извещение опубликовано: 27.12.2000        

---