Устройство задержки импульсов

 

Изобретение может быть использовано для формирования задержанных импульсов управления. Цель изобретения - повышение надежности - достигается за счет уменьшения числа схемных элементов. Устройство содержит конденсатор 1, транзисторы 2-5, источники 6 и 7 постоянного напряжения , общую шину 8, питающие шины 9 и 10, шину 11 входных импульсов, элемент 12 заряда, резистор 13, выходную шину 14. Элемент 12 является управляемым сопротивлением и может быть выполнен электронным, например, на полевом транзисторе. Управляемое сопротивление 15 включается лишь при необходимости увеличения длительности выходного импульса. Диод 16 вводится при использовании одинаковых транзисторов 3 и 4. Если транзистор 4-германиевый, а транзистор 3-кремииевый, то диод 16 может быть исключен. Q 1 ил.S

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) 1 2 Ai (50 4 Н 03 К 3/284

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

В 10

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К A BTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 3988249/24-21 (22) 10.12.85 (46) 15.03.88. Бюл, У 10 (75) В.И.Турченков (53) 621.373.531.1 (088,8) (56) Авторское свидетельство СССР

У 1138926, кл. Н 03 К 3/02, 1982, Авторское свидетельство СССР

NI 1046919, кл. Н 03 К 3/284, 1976, (54) УСТРОЙСТВО ЗАДЕРЖКИ ИМПУЛЬСОВ (57) Изобретение может быть использовано для формирования задержанных импульсов управления. Цель изобретения — повышение надежности — достигается за счет уменьшения числа схемных элементов. Устройство содержит конденсатор 1, транзисторы 2-5, источники 6 и 7 постоянного напряжения, общую шину 8, питающие шины 9 и 10, шину 11 входных импульсов, элемент 12 заряда, резистор 13, выходную шину 14. Элемент 12 является управляемым сопротивлением и может быть выполнен электронным, например, на полевом транзисторе. Управляемое сопротивление 15 включается лишь при необходимости увеличения длительности выходного импульса. Диод 16 вводится при использовании одинаковых транзисторов 3 и 4. Если транзистор

4-германиевый, а транзистор 3-кремниевый, то диод 16 может быть исключен. д

1 ил. 9

1381692

Изобретение относится к области импульсной техники и может быть использовано для формирования задержан ных импульсов управления, Цель изобретения — повышение надежности за счет уменьшения числа элементов.

На чертеже представлена принципиальная электрическая схема устройства.

Устройство задержки импульсов содержит конценсатор 1, первый четвертый транзисторы 2 — 5, первый и второй источники 6 и 7 пос1оянного напряжения, первые разноименные полюсы которых соединены с общей шиной 8, а вторые разноименные полюсы соединены с первой и второй питающими шинами 9 и 10 соответственно.

Первый вывод конденсатора 1 подключен к коллектору транзистора 2, к шине 11 входных импульсов тока и через элемент 12 заряда соединен с питающей шиной 9, а второй вывод конденсатора 1 соединен с эмиттером транзистора 4 и подключен к точке соединения коллектора транзистора 3 с базой транзистора 5, коллектор которого соединен с шиной 9, а эмиттер с первым выводом резистора 13, базой транзистора 3, базой транзистора 4 и эмиттером транзистора 2, база которого соединена с общей шиной 8 и эмиттером транзистора 3. Коллектор транзистора 4 соединен с выходной шиной 14, а второй вывод резистора

13 соединен с питающей шиной 10.

Элемент 12 заряда (управляемое сопротивление) может быть выполнен электронным, например, на полевом транзисторе.

Управляемое сопротивление 15 включается лишь при необходимости изменения (увеличения) длительности выходного импульса.

Диод 16 вводится при использовании одинаковых транзисторов 3 и 4.

Если транзистор 4 германиевый, а транзистор 3 кремниевый, то диод 16 может быть исключен °

Устройство работает слЕдующим образом.

При отсутствии входных импульсов транзистор 2 насыщен, транзисторы

3, 4 и 5 заперты.

Сопротивление резистора 13 устанавливается таким, чтобы ток через этот резистор от источника 7 заведо5

55 мо превышал ток через управляемое сопротивление от источника 6, Разность токов коллектора и эмиттера насыщенного транзистора 2 задает минимальную величину входного импульса тока, проходящего на выход °

Если амплитуда входного импульса тока (см.шину 11) превысит в сумме с током источника 6 через сопротивление ток эмиттера транзистора 2, то транзистор 2 перейдет из режима насыщения в активный режим, при котором происходит увеличение напряжения на коллекторе транзистора 2. Увеличивающее положительное напряжение на коллекторе .транзистора 2 через конденсатор 1 приклацывается в базе транзистора 5, который переходит в активный режим работы и на его эмиттере формируется положительное напряжение, запирающее транзистор 2.

Одновременно отпирается транзистор

3, который ограничивает обратное напряжение на эмиттерно-базовом переходе транзистора 2 и своим коллектором шунтирует базовый ток транзистора 5.

Для обеспечения большого диапазона регулирования времени задержки транзистор 5 использует с большим коэффициентом усиления или делают составным. Это позволяет иметь сопротивление элемента 12 большим, а следовательно, и большим время задержки.

По мере заряда конденсатора 1 увеличивается напряжение на коллекторе транзистора 2, После того, как напряжение на коллекторе транзистора

2 достигнет напряжения источника 6, транзистоР 5 запирается ° Время, в течение которого транзистор 5 находится в активном режиме, является временем задержки входных импульсов.

Чем меньше ток через элемент 12, тем требуется большее время заряда конденсатора 1, тем больше время задержки.

После запирания транзистора 5 нач гнается этап формирования задержанного импульса на выходной шине 14.

Это происходит вследствие того, что при запирании транзистора 5 ток резистора 13 втекает в эмиттер транзистора 2, который отпирается, и конденсатор 1 начинает разряжаться через транзистор 2 и переход базаэмиттер транзистора 4, В течение времени Разряда конденсатор 1 тран1381692

Составитель А. Шедрин

Техред М.Ходанич Корректор М.Максимишинец

Редактор О.Спесивых

За,каз 1193/54 Тираж 928 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4 эистор 4 насыщен и йапряжение на шине 14 отсутствует, что соответствует этапу формирования выходного задержанного импульса. Транзисторы 5 и 3 при этом заперты.

Если последующая схема реагирует на изменение выходного сопротивления устройства, то резистор 17 может отсутствовать, так как при запертом транзисторе 4 выходное сопротивление высокое, а при насыщенном транзисторе 4 низкое.

Длительность выходного импульса равна времени разряда конденсатора

1, которое зависит от тока резистора и коэффициента усиления транзистора

2. При наличии элемента 15 транзистор 2 будет находиться в режиме насыщения, а время разряда конденсатора 1 определяется током, задаваемым элементом 15, Это время может быть как меньше, так и больше длительности выходного импульса тока на шине 11.

На эаднемфронте выходного импуль- 25 са,т.е.когда раэрядконденсатора 1 закончен, устройство готовок приемуследующего импульса,т.е.время восстановления устройства равно нулю.

С приходом следующего входного импульса все рассмотренные процессы повторяются °

Формула и э о б р е т е н и я

Устройство задержки импульсов, содержащее конденсатор, четыре транэистора, первый и второй источники постоянного напряжения, первые разноименные полюсы которых соединены с общей шиной, а вторые разноименные полюсы соединены с первой и второй питающими шинами соответсвенно, элемент заряда конденсатора, резистор, шину входных импульсов тока и выходную шину, первый вывод конденсатора подключен к коллектору первого транзистора и через элемент заряда соединен с первой питающей шиной, база первого транзистора соединена с общей шиной и эмиттером второго транзистора, база которого соединена с базой третьего транзистора и первым выводом резистора, а коллектор соединен с базой четвертого транзистора, о т л и ч а ю щ е е с я тем, что, с целью увеличения времени задержки, уменьшения длительности выходного импульса и повышения надежности, первый вывод конденсатора подключен к шине входных импульсов тока, второй вывод конденсатора соединен с эмиттером третьего транзистора и подключен к базе четвертого транзистора, коллектор которого соединен с первой питающей шиной, а эмиттер с эмиттером первого транзистора и базой третьего транзистора, коллектор которого соединен с выходной шиной, а второй вывод резистора соединен с второй питающей шиной.