Устройство для преобразования широтно-импульсных сигналов в кодоимпульсные сигналы

 

Изобретение относится к аналогоцифровым преобразователям и используется для преобразования широтноимпульсных сигналов в кодоимпульсные сигналы. Целью изобретения является повышение помехоустойчивости устройства за счет стробирования моментов переключения основных блоков устройства . По сигналу запроса от процессора 15 широтно-импульсные сигналы источника 1 преобразуются на выходах блока 10 памяти в кодоимпульсные сигналы. Устройство содержит источник 1 широтно-импульсных сигналов, хронизатор 2, селектор 3 импульсов, триггеры 4, 6 и 16, счетчики 5, 14 и 24, элементы И-НЕ 7, 8, 13, 18, 19, 20 и 25, элементы НЕ 9, 21 и 23, блок 10 памяти, блок 11 управления, регистр 12, процессор 15, формирователи 17 и 22 импульсов и блок 26 стробирования . 2 з.п. ф-лы, 5 ил. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51)4 Н 03 М 1/12

ВСЕ(Ой) Идя

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АBTOPCHOMV СВИ4ЕТЕЛЬСТВУ ц вк.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4022842/24-24 (22) 14.02.86 (46) 15.03.88. Бюл. к 10 (71) Всесоюзный научно-исследовательский инСтитут железнодорожного транспорта (72) H.Ä.Cóõoïðóäñêèé, F.Е,Бакеев, Л,И.Генкин, В.А.Сахаров и М.К.Семенцов (53) 681.327.11 (088.8) (56) Повышение эффективности работы электрофицированных участков.

Сб.науч.тр. под ред. Р.И,Мирошниченко, М.: Транспорт, 1985, с.15-19, рис.1,2.

Авторское свидетельство СССР

У 1196839, кл. С 06 F 3/00, 1984. (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ

ШИРОТНО-ИМПУЛЬСНЫХ СИГНАЛОВ В КОДОИМПУЛЬСНЫЕ СИГНАЛЫ

SU, 1381701 А1 (57) Изобретение относится к аналогоцифровым преобразователям и используется для преобразования широтноимпульсных сигналов в кодоимпульсные сигналы. Целью изобретения является повышение помехоустойчивости устройства за счет стробирования моментов переключения основных блоков устройства. По сигналу запроса от процессора 15 широтно-импульсные сигналы источника 1 преобразуются на выходах блока 10 памяти в кодоимпульсные сигналы, Устройство содержит источник 1 широтно-импульсных сигналов, хронизатор 2, селектор 3 импульсов, триггеры 4, 6 и 16, счетчики 5, 14 и 24, элементы И-НЕ 7, 8, 13, 18, 19, 20 и 25, элементы НЕ 9, 21 и 23, блок

10 памяти, блок 11 управления, регистр 12, процессор 15, формирователи 17 и 22 импульсов и блок 26 стробирования. 2 з.п. ф-лы, 5 ил.

1381701

Изобретение относится к аналогоцифровым преобразователям и может использоваться для ввода информации в цифровые вычислительные машины, 5

Целью изобретения является повышение помехоустойчивости устройства.

На фиг.1 представлена структурная схема предлагаемого устройства; на фиг.2 — функциональная схема источника широтно-импульсных сигналов; на фиг.3 — функциональная схема хрониэатора; на фиг ° 4 — функциональная схема селектора импульсов; на фиг.5 — функциональная схема блока управления.

Устройство (фиг.1) содержит источник 1 широтно-импульсных сигналов, хронизатор 2, селектор 3 импульсов> третий триггер 4, первый 20 счетчик 5, второй триггер 6, первый и третий элементы И-НЕ 7 и 8, первый элемент НЕ 9, блок 10 памяти, блок

11 управления, регистр 12, шестой элемент И-HE 13, второй счетчик 14, 25 процессор 15, первый триггер 16, первый формирователь 17 импульсов, четвертый, пятый, второй элементы

И-НЕ 18, 19 и 20, третий элемент

НЕ 21, второй формирователь 22 им- 30 пульсов, второй элемент НЕ 23, третий счетчик 24, седьмой элемент И-НЕ 25 и блок 26 стробирования.

Источник широтно-импульсных сигналов (фиг,2) содержит блок 27 телемеханики (приемный полукомплект телесигнализации), формирователь 28 импульсов и элемент НЕ 29, Хронизатор (фиг.3) содержит генератор 30 импульсов, делитель 31 час- 40 тоты, счетчик 32, первый, четвертый триггеры 33 и 34, третий и четвертый элементы И-НЕ 35 и 36, второй и третий триггеры 37 и 38 и первый и второй элементы И-НЕ 39 и 40.

Селектор импульсов (фиг.4) содержит импульсный фильтр 41 и элемент

НЕ 42, Блок управления (фиг,5) содержит регистр 43 сдвига, регистр 44 промежуточной памяти, первый, второй и

50 третий элементы И 45 — 47, распределитель 48 импульсов, первый, второй и третий элементы И-НЕ 49 — 51 и элемент НЕ 5?.

Устройство работает следующим

55 образом.

Разделение по длительности широтНо импу 1ьсных сигналов и выдачу соответствующих им уровней "0" и "1" осуществляет селектор 3 импульсов.

Для обеспечения нормальной работы селектора 3 импульсов на его вход необходимо подавать тактовые импуль" сы с частотой, близкой к частоте разделяемых сигналов, и сдвинутые по фазе относительно друг друга.

С этой целью импульсы генератора 30 (фиг.3) через делитель 31 частоты поступают на вход счетчика 32, триг" гера 37 и через элементы И-,HF 39 и

40 на входы триггера 38. Выходы триггеров 38 и 37 подключены к соответствующим тактовым входам селектора

3 импульсов (фиг.3) обеспечивая его нормальную работу. Импульсы с выхода селектора 3 импульсов поступают на вход регистра 12 и элемента

И-НЕ 7. С выхода регистра 12 четыре параллельных сигнала поступают на вход блока 10 памяти, выполненного на микросхеме К155РУ2. Адрес записываемой информации поступает на адресные входы блока 10 памяти со счетчика 14, а разрешение на запись сигналов в блок 10 памяти подается на соответствующий вход через элементы

И-НЕ 7 и 8 и элемент HE 9 при наличии разрешающих сигналов на выходах счетчика 5 и триггера 16.

Различные по длительности импульсы от блока 27 телемеханики (фиг,2) через формирователь 28 и элемент НЕ 29 поступают на вход сброса счетчика 32 (фиг.3), Частота на выходе делителя

31 такова, что длительности импуль- сов, соответствующих "1" и "0", недостаточно для переключения счетчика

32 в последнюю позицию, И только в конце информационной серии по приходу сверхдлинного фазирующего импульса счетчик 32 успевает досчитать до последней позиции, сигнал с его выхода через элементы И-HE 18 и 19 и элемент НЕ 21 приводит к нулю счетчики 14 и 24 (фиг ° 1).

По мере готовности процессора 15 с его выхода запроса на вход установки в "1" триггера 16 и формирователя 22 (фиг.1) поступает сигнал отрицательной полярности, по переднему фронту которого триггер 16 переводит блок 10 памяти н режим считывания информации, Второй выход триггера 16 блокирует вход элемента

И-НЕ 8 записи информации в блок 10 памяти, вход э;I pмента ll-ill . 18 приве1381/01 дения. к нулю счетчиков 14 и 24 на фазирующем импульсе и вход элемента

И-НЕ 20, запрещая смену адреса блока

10 памяти от входных сигналов источ5 ника 1 широтно-импульсных сигналов.

Приведение к нулю счетчиков 14 и

24 при обращении процессора 15 к устройству осуществляется по сигналу от формирователя 17 через элемент

И-ЦЕ 19 и элемент НЕ 21, Импульсы с выхода формирователя

22 через элемент И-HE 13 осуществляют переключение счетчика 14 адреса и изменение адреса на адресных входах блока 10 памяти. Одновременно с этим через элемент НЕ 23 переключается счетчик 24 опроса, фиксирующий количество циклов вводимой в процессор

15 информации, 20

По приходу от процессора 15 сигнала запроса блок 26 стробирования формирует строб-сигнал, при появлении которого информация, подготовленная на выходах устройства (выходы блока 10 памяти) записывается в процессор 15. Затем от процессора 15 поступает следующий сигнал запроса и процедура повторяется, пока вся информация не считается из блока

10 памяти.

После считывания всей информации сигнал через элемент И-НЕ 25 поступает на сбрасывающий вход триггера

16, запрещая работу блока 26 стробирования, и ввод информации в процессор 15 прекращается, Устройство переходит в режим записи новой информации от источника 1 широтно-импульсных сигналов.

Сигналы на выходах блока 11 управления осуществляют стробирование моментов преключения блоков устройства с целью повышения его помехоустойчивости. Основу схемы блока 11 управления (фиг.5) составляет регистр 43 сдвига, выполненный, например, на микросхеме К155ИР13, к выходам котог рого подключены реги"тр 44 промежуточной памяти, например типа К556РТ4, и распределитель 48, дешифрация сиг50 налов в котором осуществляется микросхемой К155ИДЗ. Для формирования управляющих воздействий информация о работе элементов и блоков устройства поступает на входы элементов И 45-47, 55 на выходах которых в момент совпадения с соответствующими сигналами устройства появляются сигналы, которые поступают на входы Геддi тра сдвига и задают тре 1уемое управляющее воздействие. Последоватс явность чередования импульсов на r«ixoдах распределителя 48 определяется регистром 44 промежуточной памяти, в котором предварительно записана информация последовательности чередования сигналов на выходах распределителя.

В процессе работы эта инф.ормация переносится на регистр 43 сдвига, с выходов которого поступает на входы распределителя 48. Управляющие сигналы с выхода распределителя 48 стробируют моменты переключения блоков устройства.

Тактирование работы регистров 43 сдвига, регистров 44 промежуточной памяти и распределителя 48 осуществляется импульсами с выходов элементов И-НЕ 35 и 36 (фиг.3), работой которых управляют триггеры 33 и .34.

Таким образом, стробирование моментов переключения основных блоков повышает помехоустойчивость устройства.

Ф о р м у л а и з о б р е т е н и я

1. Устройство для преобразования широтно-импульсных сигналов в кодоимпульсные сигналы, содержащее источник широтно-импульсных сигналов, первый выход которого соединен с первым входом селектора импульсов, выход которого соединен с управляющим входом регистра и первым входом первого элемента И-HE первый счетчик, выход которого соединен с первым входом второго элемента И-НЕ и в-.орым входом первого элемента И-НЕ, выход первого элемента И-НЕ соединен с первым входом третьего элемента И-НЕ, выход которого соединен с входом первого элемента НЕ, первый триггер, инверсный выход которого соединен с первым входом четвертого элемента

И-НЕ и вторыми входами второго и третьего элементов И-Ш;, выход чет вертого элемента И-НЕ соединен с первым входом пятого элем нта И-НЕ, выход второго элемента И-Н1; соединен с первым входом шестого элемента

И-НЕ выход которого соединен с счетВ ным входом второго счетчика, выходы первого элемента НЕ, регистра и второго счетчика соединены соответственно с первым, вторым и тр тi,èìè вхо1381701 дами блока памяти, выходы блока памяти являются первыми выходами устройства, прямой выход первого триггера соединен непосредственно с чет5 вертым входом блока памяти и через первый формирователь импульсов — с вторым входом пятого элемента И-HF,, второй формирователь импульсон, выход которого соединен непосредственно с вторым входом шестого элемента

И-НЕ и через второй элемент НŠ— с счетным входом третьего счетчика> выходы третьего счетчика соединены с соответствующими входами седьмого элемента И-НЕ> выход которого соединен с первым входом блока стробирования и входом установки в "0" первого триггера, вход устанонки н "1" первого триггера, вход второго формирователя импульсов и второй вход блока стробирования объединены и являются входом устройства, выход блока стробирования является вторым выходом устройства, о т л и ч а ю— щ е е с я тем, что, с целью повышения помехоустойчивости устройства> в него введены хронизатор, блок управления> второй, третий триггеры и третий элемент НЕ, второй выход" источника широтно-импульсных сигналон соединен с выходом хронизатора, первые выходы которого соединены с соответствующими вторыми входами селектора импульсов, второй выход хрониэатора соединен с тактовым вхо15

25

35 дом второго триггера и вторым нходом четвертого элемента И-HE третий и четвертый выходы хрониэатора соедиР нены соответственно с первым и вторым входами блока управления, первый, второй, третий и четвертый выходы которого соединены соответственна с входами установки в "0 второго и третьего триггеров, первого счетчика

45 и тактовым входом регистра, выход второго триггера соединен с третьим входом блока управления, четвертый вход которого подключен к выходу первого счс тчика, тактовый вход третьего триггера подключен к первому выходу источника широтно-импульсных сигва.сов> выход третьего триггера соединен со счетным входом первого счетчика и пятым входом блока управления, выход пятого элемента И-НЕ соединен через третий элемент НЕ с входамп установки и "0 второго и третьего счетчиков, 2. Устройство по п,1, о т л и ч аю щ е е с я тем, что хронизатор содержит генератор импульсов, делитель частоты, счетчик, триггеры и элементы И-НЕ, ныход генератора импульсов соединен непосредстненно с тактовым входом первого триггера и через делитель частоты — с счетным входом счетчика, тактовым нходом нторого триггера и первыми входами первого и второго элементов И-НЕ, выходы первого и второго элементов И-HE соединены соответственно с входом установки н

"1> и выходом установки в "0" третьего триггера, прямой выход первого триггера соединен с первыми входами третьего и четвертого элементов И-НЕ, инверсный выход первого триггера соединен с своим информационным входом и тактовым входом четвертого триггера, прямой выход четвертого триггера соединен с вторым входом третьего элемента И-НЕ, инверсный выход четвертого триггера соединен с своим информационным входом и вторым входом четвертого элемента И-НЕ, прямой и инверсный выходы второго триггера соединены с вторыми входами соответственно первого и второго элементов

И-НЕ, вход установки н "0" счетчика является входом хронизатора, прямые и инверсные выходы второго и третьего триггеров являются первыми выходами хронизатора, выходы счетчика, третьего и четвертого элементов И-НЕ является соответственно вторым, третьим и четвертым выходами хронизатора.

3, Устройство по п,1, о т л и ч аю щ е е с я тем, что блок управления о содержит регистр сднига, регистр памяти, распределитель импульсов, элементы И, элементы И-HE и элемент

НЕ, выходы регистра сдвига соединены с соответствующими входами регистра памяти и первыми распределителями импульсов, первые выходы регистра памяти соединены с соответствующими первыми входами регистра сдвига, второй выход регистра памяти соединен с первыми входами первого, второго и третьего элементов И, выходы которых соединены соответственно с вторым, третьим и четвертым входами регистра сдвига, первый, второй, третий и четвертый выходы распределителя импульсов соединены соответственно с первым, вторым вхоламп первого эле1381701 мента И-НЕ и первыми входами второго и третьего элементов И-НЕ, пятый выход распределителя импульсов соединен со вторыми входами второго, третьего элементов И-HE и входом элемента НЕ, пятый вход регистра сдвига, второй вход распределителя импульсов и вторые входы третьего, второго и первого элементов И являются соответственно первым, вторым, третьим, четвертым и пятым входами блока уп5 равления выходы элемента HE третьеЭ

ro, второго и первого элементов И-НЕ являются соответственно первым, вторым, третьим и четвертым выходами блока управления.

1381701

0777 ЬО71а2 авиа.9

Om Ь

/ш 2

<рцг.5

Редактор Т.Парфенова

Заказ 1194/55 Тираж 928 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4

От дло

От 7

0m -7

Отб

Составитель М.Никуленков

Техред Л.Сердокова Корректор Н.Король