Дешифратор

 

Изобретение относится к вычислительной технике. Его использование при построении быстродействующих вычислительных систем, реализуемых в виде интегральных схем, позволяет повысить быстродействие и уменьшить потребляемую мощность. Дешифратор содержит источники 2 тока, адресные формирователи 3 и адресные инверторы 1, выполненные на ЭСЛ-ключе 6 и эмиттерных повторителях 7. Введение дифференцируюпдах элементов 4 и эмиттерных повторителей 5 обеспечивает соответствующен изменение токов источников 2 тока в момент смены входного кода и малое статическое значение этих токов, благодаря чему производится эффективный перезаряд паразитных емкостей, подключенных к выходам адресных инверторов 1. 1 1Ш. i (Л со 00 00 сд

. СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (191 (11) 1 11 4 Н 03 М 7/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ )1."

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ 9 ОТКРЫТИЙ (21) 4135285/24-24 (22) 14.10.86 (46) 23.03 ° 88. Бюл. К- 11 (71) Московский институт электронной техники (72) С.M.Áàëàøîâ, В.Н.Дятченко, К.И.Краснов, 10.П.Родионов и А.В.Сквира (53) 681 ° 325.53(088.8) (56) Авторское свидетельство СССР

У 1336251, кл. Н 03 M 7/22, 02.01 ° 86, Валиев К.А., Орликовский А.А.

Полупроводниковые интегральные схемы памяти на биполярных транзисторных структурах. — M.: Советское радио, 1979, с. 222, рис. 7.15. (54) ДЕШИФРАТОР (57) Изобретение относится к вычислительной технике. Его использование при построении быстродействующих вычислительных систем, реализуемых в виде интегральных схем, позволяет повысить быстродействие и уменьшить потребляемую мощность, Дешифратор содержит источники 2 тока, адресные формирователи 3 и адресные инверторы 1, выполненные на ЗСЛ-ключе 6 и эмиттерных повторителях 7, Введение дифференцирующих элементов 4 и эмиттерных повторителей 5 обеспечивает соответствующее изменение токов источников 2 тока в момент смены входного кода и малое статическое значение этих токов, благодаря чему производится эффективный перезаряд паразитных емкостей, подключенных к выходам адресных инверторов 1. 1 ил.

13835I 7

Изобретение относится к вычисли,тельной технике и может быть испол,— зовано при построении быстродействующих вычислительных систем, реализуемых в интегральном исполнении.

Цель изобретения — повышение быст" родействия и уменьшение потребпяемой мощности, На чертеже приведена схема деши, фратора с примером выполнения отдель :ных узлов.

Дешифратор содержит N адресных инверторов 1 (по чиспу входов), 2N источников 2 тока, 2 адресных формиро- 15 .вателей- 3, 2N дифференцирующих элемен" тов 4 и 2N эмиттерных повторителей 5, при этом каждый адресный инвертор 1 выполнены на ЭСЛ-ключе 6 и двух эмиттерных повторителях 7, входы 8 и вы- 20 ходы 9.

Источник 2 тока представляет собой, транзистор 10, эмиттер которого через резистор 11 подключен к источнику 12 питания, база и коллектор транзисто- 25 ра 10 являются соответственно входом и выходом источника 2 тока.

ЭСЛ-ключ 6 выполнен на транзисторах 13 и 14, эмиттеры которых объединены и подключены к выходу источника 30

15 тока, в качестве которого может быть использован узел, аналогичный источнику 2 тока. Коллекторы транзисторов 13 и 14 через резисторы 16 и 17 подключены к шине нулевого потенциала и являются соответственно инверсным и прямым выходами ЭСЛ-ключа 6.

База транзистора 13 является входом

ЭСЛ-ключа 6, а также входом адресного инвертора 1 и соответствующим входом 40

8 дешифратора, база транзистора 14 соединена с первым источником 18 опорного напряжения.

Эмиттерный повторитель 5 выполнен на транзисторе 19 и источнике 20 то- 45 ка, аналогичном источнику 2.

Дифференцирующий элемент 4 состоит из соединенных последовательно конденсатора 21, резистора 22 и второго источника 23 опорного напряжения

Адресный формирователь 3 реализует функцию И либо ИЛИ-HE и может быть выполнен так же, как и в известном устройстве, Входы адресных формирователей 3 соединены с выходами адресньгх инверторов 1 в соответствии с таб. лицей истинности для N-разрядного дешифратора, ДенпиЬратор рчбогзе t лг чюпн м о(разом, При смене адреса (кода на нходах 8) происходит изменение состояния j(:.IIключа 6.i адресного инвертора 1,i.

Фронты сигналов с выходов ЭСЛ-ключа

6.i выделяются дифференцирующими элементами 4.(2i-1) и 4.(2i). Лри этом потенциал на входе одного из эмиттерных повторителей 5.(2i-1) и 5,(2i) повышается, а у другого понижается.

За счет этого выходной ток одного из источников 2.(2i-1) и 2..(2i) тока увеличивается, а у другого уменьшается. Величины и длительности изменения выходных токов этих источников 2 тока зависят от величин элементов 11.

21 и 22, а величина статического тока коллектора транзистора 10 зависит от величин элементов 11 и 23.

Источники 2 тока подключены таким образом, что там, где на выходе ад-, ресного инвертора 1 напряжение уменьшается и паразитную емкость необходимо разрядить, увеличивается ток коллектора транзистора 10, обеспечивая быстрый разряд паразитной емкости.

На другом выходе адресного инвертора 1 потенциал возрастает, и заряд емкости осуществляется выходным током эмиттерного повторителя 7, равным сумме токов заряжаемой емкости и соответствующего источника 2 тока.

Ток источника 2 тока, подключенного к данному выходу адресного инвертора 1; в этот момент времени уменьшается, уменьшая суммарное значение тока через эмиттерный повторитель 7.

Увеличение или уменьшение токов источников 2 тока в момент смены адреса и малое статическое значение этого тока позволяет эффективно перезаряжать паразитные емкости, подключенные к выходам адресных инверторов 1, и соответственно повысить быстродействие дешифратора и уменьшить потребляемую мощность, Формула и з о б р е т е н и я, и

Дешифратор, содержащий 2 адресных формирователей (N — разрядность входного кода), 2N источников тока и N адресных инверторов, каждый из которых выполнен на двух эмиттерных повторителях и ЭСЛ-ключе, вход которого является входом соответствующего адресного инвертора, инверсный и прямой выходы 3(;31-ключа соелинены с

Составитель О.Ревинский

Редактор Л.Лангазо Техред М.Ходанич Корректор В.Бутяга

Заказ 1351/55 Тираж 928 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4 входами соответственно первого и второго эмиттерных повторителей, выходы первого и второго эмиттерных повторителей i-го адресного инвертора объединены с выходами соответственно (2i)-ro и (2i. — 1)-го источников тока и подключены к соответствующим входам соответствующих адресных формирбвателей, выходы которых являются одноименными выходами дешифратора, входы адресных инверторов являются одно" именными входами дешифратора, о тличающийся тем,что,сцелью повьп((ения быстродействия и уменьшения потребляемой мощности, в

5 дешифратор введены 2N дифференцирующих элементов и 2И эмиттерных повторителей, входы (2i-1)-го и (2i)-ro дифференцирующих элементов подключены соответственно к инверсному и прямому выходам ЭСЛ-ключа i-го адресного инвертора, выход каждого дифференцирующего элемента через одноименный эмиттерный повторитель подключен к входу одноименного источника тока.