Устройство управления оперативной памятью с сохранением данных при отключении питания
Изобретение относится к вычислительной технике и может быть использовано в устройствах управления ОЗУ и СОЗУ, в которых используется подключение резервного источника питания через контакт выборки кристалла. Целью изобретения - повышение надежности устройства. Устройство содержит пороговый элемент, три элемента ИЛИ - НЕ, элемент НЕ, буферный усилитель, переключатель, резистор, элемент задержки и два диода.
Изобретение относится к вычислительной технике и может быть использовано в устройствах управления ОЗУ и СОЗУ, в которых используется подключение резервного источника питания через контакт выборки кристалла. Цель изобретения - повышение надежности устройства. Устройство содержит пороговый элемент, три элемента ИЛИ-НЕ, элемент НЕ, буферный усилитель, переключатель, резистор, элемент задержки и два диода. Уровень напряжения основного источника питания отслеживает пороговый элемент. При допустимых значениях напряжения на выходе порогового элемента вырабатывается уровень "лог. 1", при отказе основного источника питания - уровень "лог. 0", который подготавливает триггер, построенный на первом и втором элементах ИЛИ-НЕ. Переключение триггера происходит при наличии "лог. 1" на входе "Запрос памяти" устройства, что означает окончание циклов работы памяти. Использование сигнала "Запрос памяти" для блокировки сигнала "Защита памяти" защищает накопитель от возможного прерывания сигнала 
и разрушения хранимой информации. При отключении цепи переменного тока вырабатывается сигнал "Машинное прерывание", прохождение которого на вход третьего элемента ИЛИ-НЕ задерживается элементом задержки на время, необходимое для выполнения вычислительным устройством подпрограммы выключения питания. При уровне "лог.1" на управляющем входе буферного усилителя выход его переходит в высокоомное состояние, что предотвращает прохождение через данный элемент тока от резервного источника питания. Сигнал "Защита памяти" поступает на переключатель и подключает резервный источник питания к выводам СЕ накопителя. Резистор обеспечивает заряд паразитных емкостей накопителя во время переключения буферного усилителя и переключателя, что предотвращает провалы сигналы 
и защищает от ложных обращений к накопителю.
Формула изобретения
УСТРОЙСТВО УПРАВЛЕНИЯ ОПЕРАТИВНОЙ ПАМЯТЬЮ С СОХРАНЕНИЕМ ДАННЫХ ПРИ ОТКЛЮЧЕНИИ ПИТАНИЯ, содержащее первый и второй ограничительные элементы на диодах, аноды которых являются входами соответственно основного и резервного питания устройства, нагрузочный элемент на резисторе, первый вход которого подключен к катодам диодов первого и второго разделительных элементов, к входу переключателя и к первому входу порогового элемента, второй вход которого подключен к аноду диода первого разделительного элемента, выход порогового элемента подключен к первому входу первого элемента ИЛИ - НЕ, второй вход которого подключен к выходу второго элемента ИЛИ - НЕ, первый вход которого является входом запроса памяти устройства, выход первого элемента ИЛИ - НЕ подключен к первому входу третьего элемента ИЛИ - НЕ, второй вход которого подключен к выходу элемента задержки, вход которого является входом прерывания устройства, выход и управляющий вход переключателя являются соответственно выходом разрешения обращения к памяти и выходом сигнала защиты памяти, элемент НЕ, отличающееся тем, что, с целью повышения надежности устройства, оно содержит буферный усилитель, информационный вход которого является входом обращения к памяти, управляющий вход буферного усилителя подключен к управляющему входу переключателя и к выходу элемента НЕ, вход которого подключен к выходу третьего элемента ИЛИ - Не, выход буферного усилителя подключен к второму выводу резистора нагрузочного элемента и к выходу переключателя.MM4A Досрочное прекращение действия патента Российской Федерации на изобретение из-за неуплаты в установленный срок пошлины за поддержание патента в силе
Номер и год публикации бюллетеня: 23-2001
Извещение опубликовано: 20.08.2001
