Устройство для регистрации цифровой информации

 

Изобретение относится к измерительной технике и может быть использовано во всех областях науки и техники, где есть необходимость регистрировать цифровую информацию , поступающую в большом объеме и с большой частотой обмена. Целью изобретения является расширение области применения за счет одновременной регистрации информации в цифровом и аналоговом видах Устройство содержит блоки согласования 2, 19, коммутаторы 1, 6, 7, 14, блок управления 3, сдвиговые регистры 4, 17, блоки оперативной памяти 10, 11, блок постоянной памяти 12, 20, блоки синхронизации 5, 15, формирователь адресов 8, цифроаналоговый преобразователь 9, преобразователь кодов 13, генератор импульсов 16, осциллограф 18. Устройство обладает возможностью автоматической регистрации и обработки информации при значительном повышении частоты обмена, объема и длительности регистрации. Устройство представляет записанную информацию в виде, удобном для проведения оперативного анализа. 8 ил. I сл САЭ ОО а QO О1 1Ч

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„Я0„„1386915 А2 (5g 4 G 0l R 13!14

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

КЕСац, „., ОПИСАНИЕ ИЗОБРЕТЕНИЯ 13.

Н АBTOPCHOMV СВИДЕТЕЛЬСТВУ (61) 494956 (21) 4032753/24-24 (22) 06.03.86 (46) 07.04.88. Бюл. № 13 (72) И. В. Митин, Ю. M. Баранов и А. Б. Разговоров (53) 681.327 (088.8) (56) Авторское свидетельство СССР № 494956, кл. G 01 R 1.3/14, 1975. (54) УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ

ЦИФРОВОЙ ИНФОРМАЦИИ (57) Изобретение относится к измерительной технике и может быть использовано во всех областях науки и техники, где есть необходимость регистрировать цифровую информацию, поступающую в большом объеме и с большой частотой обмена. Целью изобретения является расширение области применения за счет одновремен ной регистрации информации в цифровом и аналоговом видах

Устройство содержит блоки согласования 2, 19, коммутаторы 1, 6, 7, 14, блок управления 3, сдвиговые регистры 4, 17, блоки оперативной памяти 10, 11, блок постоянной памяти 12, 20, блоки синхронизации 5, 15, формирователь адресов 8, цифроаналоговый преобразователь 9, преобразователь кодов

13, генератор импульсов 16, осциллограф 18.

Устройство обладает возможностью автоматической регистрации и обработки информации при значительном повышении частоты обмена, объема и длительности регистрации.

Устройство представляет записанную информацию в виде, удобном для проведения оперативного анализа. 8 ил.

1386915

Изобретение относится к измерительной технике, может быть использовано в регистрирующей аппаратуре, которая применяется при проектировании и исследовании сложных автоматизированных систем измерения и управления, и является усовершенствованием устройства по авт. св. Мю 494956.

Цель изобретения — расширение области применение за счет одновременной регистрации информации в цифровом и аналоговом видах.

На фиг. 1 показана структурная схема устройства; на фиг. 2 -- схема первого коммутатора; на фиг. 3 -- схема блока синхроHHçàöèè; на фиг. 4 — схема второго и третьего коммутаторов; на фиг. 5 - — схема формирователя адресов; на фиг. 6 — - схема цифроаналогового преобразователя; на фиг. 7-схема преобразователя кодов; на фиг. 8-временные диаграммы работы блоков синхронизации.

Устройство содержит первый коммутатор 1, первый блок 2 согласования, блок 3 управления, первый сдвиговый регистр 4, первый блок 5 синхронизации, третий 6 и второй 7 коммутаторы, формирователь 8 адресов, цифроаналоговый преобразователь 9, первый 10 и второй 1! блоки оперативной памяти, блок 12 постоянной памяти, преобразователь 13 кодов, четвертый коммутатор 14, второй блок 15 синхронизации, генератор lá импульсов, второй сдвиговый регистр 17, осциллограф 18, второй блок 19 согласования, второй блок 20 постоянной Iiaмяти, информационный вход 21, выходы 22

24 первого коммутатора, выходы 25 — 28 первого блока согласования, выход 29 блока управления, выход 30 первого блока синхронизации, выход 31 первого сдв)4гового регистра, выходы 32 и ЗЗ первого блока синхронизации, выход 34 третьего коммутатора, выход 35 второго коммутатора, выходы

36 — 39 формирователя адресов, выход 40 цифроаналогового преобразователя (ЦАП), выходы 41 — 43 соответственно блоков оперативной памяти и первого блока постоянной памяти, выход 44 преобразователя кодов, выход 45 четвертого коммутатора, выходы 46 — 50 второго блока синхронизации, выход 51 генератора импульсов, выходы 52 и 53 второго сдвигового регистра, входывыходы 54 и 55 второго блока согласования и выход 56 осциллографа.

Первый коммутатор (фиг. 2) состоит из трех двоично-десятичных счетчиков 57 — 59, и полне ных на интегральных микросхемах

133ИЕ5, двоичного счетчика 60, выполненного на микросхеме 133ИЕ8, трех дешифрагоров 61---63, выполненных на микросхемах

133ИД8, пяти переключателей 64 — 68, линии 69 задержки, пяти схем 70 — 74 совпадения, вьп7олпс.гных на микросхемах серии 133.

11а вхо,". I,срвого коммутатора поступают ,пи. а.lI>l правления массивами обрабатывае15

«и

3Q

5г)

5э мых слов (в нашем случае 128 слов в массиве). Каждый массив информации начинается с поступления сигнала НО (начало обмена), каждое слово в массиве начинается с поступления сигнала НС (начало слова)

У заканчивается сигналом КС (конец слова).

Информационные слова 32-разрядные, в каждом слове может быть упаковано два параметра.

Счетчики 57 — 60 соединены последовательно, потенциальные выходы счетчиков

57 — 59 подключены к входам дешифраторов и выведены одновременно как двопчно-десятичный код выбираемого слова массива.

Счетчики 57 — 59 уста на вливаются в исходное положение сигналами НО и просчитывают поступающие за НО сигналы НС. При этом на потенциальных выходах счетчика 57 устанавливается двоично-десятичный код единиц поступившего слова (сигнала НС), а на выходе ДС-1 — десятичный код, счетчик 58 и дешифратор 62 дают коды десятков поступившего слова, счетчик 59 и дешифратор 63 — сотен.

Выходы дешифраторов подключены к неподвижным контактам переключателей 64 (единицы), 65 (десятки) и 66 (сотни выбираемого по указанию оператора слова массива), с подвижных контактов этих переключателей сигналы дешифраторов поступают на трехвходовую схему И 70. При совпадении номера (слова), набранного с II0MoLUblo переключателей 64 — 66, с номером слова, цросчитываемого счетчиками 57 — 59, со схемы И 70 выдается потенциал на схемы И

71 — 74, разрешающий прохождение сигнала КС выбранного слова на установк, в

«ноль» оперативной памяти ЦАП (У «О»

ОП ЦАП) через элемент 74, и с задержкой

0,5 мкс сигнал КС через элемент 71 разрешит запись новой информации в ОП LIAH (сигнал ИЗП ЦАП). Сигнал переполнения счетчика 59 поступает на счетчик 60, имеющий переменный коэффициент деления, устанавливаемый переключателем 68. Через

П сигналов счетчика 59 счетчик 60 выработает сигнал запрета на элементе 71 (запретит сигнал ИЗП ЦАП) и разрешит прохождение сигнала У «О» ЦП через элемент 73 и ИЗП ЦП через элемент 73. Переключателем 67 осуществляется коммутация разрядов выбранного для рассмотрения слова»iacсива. В положении «О» переключателя 67 выбираются 1 — -16 разряды слова, в положении «1» — 17 — 32 разряды.

Блоки 5 и 15 синхронизации выполнены по одной электрической схеме,изображе.шой на фиг. 3. Схемы различаются только внешним подключением. Блок состоит из трех

D-триггеров 75 — 77, двух счетчиков 78 и 79, логических сборок 80 — 90, реализующих функции совпадения. Устройство выполнено на микросхемах 1ЗЗТМ7, 133ИЕ5, 133ЛН1, 133ЛР1, 133ЛА2, 13ЗЛИ1. Блок имеет семь

1386915 входов: НЗ вЂ” начало записи, КЗ вЂ” конец записи, РЖŠ— режим записи или воспроизведения, f — вход опорной частоты, ИСХ вЂ” ПУСК вЂ” вход установки схемы в исходное состояние, запрет 1 и запрет 2 логические входы (в блоке 15 синхронизации они соединены с выходом Стр ЛК).

Блок синхронизации имеет девять выходных сигналов: СТРАК вЂ” строб адрес-команды, КС вЂ” конец слова. КС НСш (НСш в режиме записи и КС в режиме воспроизведения), Г1С вЂ” сигнал прохождения слова (34 импульса), НСГ1С вЂ” суммарный сигнал начала слова и прохождения слова; НС1— первый сигнал начала слова, НС2 — второй сигнал, ачала слова, НΠ— начало обмена, 15

Раб работа. Работа блока синхронизации видна из временной диаграммы, показанной на фиг. 8.

В исходном состоянии на выходах триггеров 75 — 77-логический «О» íà выходах

20 всех разрядов счетчиков — «1». По сигналу

ИСХ вЂ” ПУСК подтверждается состояние «1» на выходных разрядах счетчиков. Сигналом

ИЗ триггеры 75 и 76 переводятся в «1» и разрешается прохождение частоты f через схему И 80 на счетчики и схемы И 81, 87, 89 и 90. По первому сигналу частоты счетчики сбрасываются в «О» и вырабатывают сигналы НО и Раб. Далее счетчик 78 осуществляет последовательный счет сигналов частоты. Выходные разряды счетчика 78 управляют сборками и, как показано на фиг. 3, формируют сигналы НСМ (от fz до

f ), НС! — по 1, НС2 — по f<, 34,сигнала

Г!С (от f, до t„), KC — по f, По сигналу переноса счетчика 78 вырабатывается сигнал

НО и далее цикл работы блока синхронизации повторяется 16 раз (определяется счетчиком 79). Работа блока синхронизации заканчивается выработкой сигнала КО конец обмена.

На фиг. 4 изображена схема коммутаторов 6 и 7, выполненных по одной схеме на микросхемах 133ЛР1, 1ЗЗЛИ1 и реализующих функцию И-ИНЕ-ИЛИ 91.

Устройство имеет два параллельных

32-разрядных входа, один 32-разрядный выход и один вход управления. При наличии

«1» на управляющем входе на выход подключены цепи 1 †-32 разрядов первого параллельного входа, а при «О» на управляющем входе — второго.

Сдвиговые регистры 4 н 17 выполнены на 50 микросхемах 133ИР13, имеют последовательные вход и выход, параллельные 34-разрядные вход и выход и управляющие входы установки «О» записи параллельного кода, сдвига. Оперативные запоминающие устройства 11 и 12 выполнены по одной схеме на микросхемах памяти 134РУ6, имеют матричную структуру с двухкоординатной системой адресов.

Формирователь 8 адресов состоит из двоичных счетчиков 92 — 98 и логических схем И-ИНЕ-ИЛИ 99 — 103. Для реализации этих схем использованы микросхемы серии l33. Счетчик 92 просчитывает поступающие на его вход сигналы НО, переключая через восемь сигналов НО на выход схемы 99 си; алы КСНСш на НСшКС, а на выход схемы 100 — на оборот НСшКС на КСНСш.

В режиме записи счетчика 93, 95, 96 и 98 по сигналам КСНСш вырабатывают 11-разрядный двоичный код адреса для записи информации в ОЗУ (счетчики 93 и 95 вырабатывают код адреса А1 ОЗУ1. счетчики 96 и 98 — код адреса А2 ОЗУП), а по сигналам

НСшКС эти же счетчики вырабатывают адреса считывания информации с ОЗУ. Между гчетчиками 93 и 95 включен счетчик 94, который в режиме записи установлен в «1», тем самым транслируя сигнал переполнения счетчика 93 на вход счетчика 95. В этом случае адреса на запись информации в

ОЗУ1 подаются последовательно с первого до максимального, в данном случае 2048.

В режиме воспроизведения счетчик 94 включен последовательно между счетчиками 93 и 95, обеспечивая повторение адресов, просчитываемых счетчиком 93, К раз, где

К-коэффициент деления счетчика 94. В этом случае каждый адрес (в том числе и выбранный оператором для экспресс-анализа) повторяется К раз, а частота повторения адреса определяется сигналами HO). В схеме управления адресами ОЗУП аналогично работает счетчик 97, включенный между счетчи к ам и 96 и 98.

ЦАП 9 (фиг. 6) предназначен для преобразования информации, поступающей в двоичном коде в аналоговый сигнал в виде определенного уровня напряжения. Преобразователь состоит из восьмиразрядного статического регистра 104 (выполненного на микросхеме 5ЗЗТМ9), имеющего восемь информационных входов и выходов и два входа управления: У «О» ЦАП и ИЗП ЦАП.

ЦАП 105 (выполненного на микросхеме

572ПА1А, содержащей матрицу резисторов и ключи на КМДП-транзисторах) и усилителя 106 мощности, выполненного на микросхеме 140УД6. С выхода усилителя мощности аналоговый сигнал в виде определенного уровня напряжения, пропорционального поступившему на статический регистр восьмиразрядному двоичному коду., поступает на гальванометр светолучевого осциллографа.

Преобразователь 13 кодов (фиг. 7) осуществляет запоминание и преобразование двоичного кода в десятичный с последовательным выводом десятичного кода на устройство развертки знаков (цифр). Преобразователь состоит из двух статических регистров 107 и 108, выполненных на микросхемах

13869!5

533Т,Ч9, преобразователя 102 двоичного кода в,двоично-десятичный, выполненного на микросхемах 594ПАI, коммутатора 110, вы. полненного на микросхемах 133КП1, счет: чика 111, служащего для управления ком мутатором, дешифратора 112, выполненного на микросхеме 133ИДIО и служащего для преобразования двоично-десятично>о кода в десятичнь>й.

Устройство имеет два информационных входа: И! IФ I — для двоично-десятичного ко, да адреса выбранного слова и ИНФ2 для информации в двоичном коде. По сигналу 10 статические регистры устанавливаются н исходное состояние, по сигналу ИЗП осу>цествляется запись в регистры цифровой информации, подлежащей преобразованию, и установка счетчика в исходное положение. По сигndëàì «Запись цифры» — 3LI счет,чик 111 вырабатывает сигналы управления, коммут >тором, разрешая прохождение на вход дсшифратора, вырабатывающего деся, тичный код цифр, сначала тетраду (двоич, > о-десятичный код цифры) сотен, затем де-! сятков и единиц числа, образующего номер, выоранного слова, варианта выбора, храня, гцихся в первом статическом регистре, а затем разрешаются тетрады двоично-десятич: ного кода информации с преобразователя

; двоичной информации в двоично-десятич, : ную. На выходе дешифратора 112 выраба>, тывается последовательно десятичный код, ! соответствующий каждой десятичной циф1 ре, начиная со старшего разряда. После вы, р;-гб>отки кода последней цифры (единиц ин < >ормации) счетчик 111 вырабатывает сиг n.. . > «Запрет», останавливаюгций работу преобразователя до прихода следующего сНп, нала ИЗП.

Устройство управления — УУ состоит из двух D-триггеров, управляемых тумблера, ми. Первый D-триггер управляется тумбле ром ЗАПИСЬ-ВОСПРОИЗВЕДЕНИЕ, второй — — тумблером ИСХ-ПУСК. С потенциальных выходов D-триггеров снимаются сигна.>ы РЕЖ и ИСХ-ПУСК. В качестве второго постоянного запоминающего устройства 20 применен магнитный накопитель на ленте — прибор 196-М. Устройство для регистрации цифровой информации работает по отношению к источнику информации в пассивном режиме, т. е. обмен происходит по сигналам, поступающим от источника информации (BY).

Работа устройства в режиме «Запись» осуществляется следующим образом.

При включении питания устройство регистрации автоматически устанавливается в исходное положение и выдает через первый блок 2 согласования (фиг. 1) íà BY сигналы наличия готовности — НГ на частоте, вырабатываемой генератором 16. В ответ на сигналы НГ BY выдает сигнал НΠ— начало обмена, затем сигнал НС вЂ” начало сло5

55 ва, далее последовательным парафазным кодом поступает информация, предназначенная для регистрации — ИНФ «О» и ИНФ

«1». Заканчивается передача слова информации сигналом КС вЂ” конец слова. По второму сигналу НС начинается передача второго слова информации и т. д. информационных слов (в данном случае — 128 слов), образующих массив информации. В конце массива (после сигнала КС 128) на устройство регистрации поступает сигнал КО конец обмена. Информационные слова в массиве не имеют признаков. Признаком является номер слова, считая по порядку от

НО. Размещение параметров в информационном слове: первый параметр размещается в 1 -16 разрядах, второ" — в 17 — 32 разрядах.

Все внешние сигналы поступают в блок 2 согласования, где нормируются по амплитуде до уровня микросхем серии 133. Далее парафазный информационный код преобразуется в информационный сигнал (ИНФ) и сигнал сдвига (Сдв.) . Сигналы НС, ИНФ, Сдв. поступают на первый сдвиговый регистр 4 (связь 26), сигналом НС регистр устанавливается в нулевое состояние, а затем по сигналам ИНФ и Сдв. информация вводится последовательно в регистр. Сигналы IO, НС, КС с устройства согласования поступают на коммутатор 1 (связь 25), а сигнал KC — на формирователь 8 адреса (связь 27).

Ко времени поступления сигнала КС в сдвиговом регистре заканчивается запись информационного слова, которое в виде параллельного двоичного кода теперь присутствует на выходе регистра (связь 31). Этот код поступает на входы коммутаторов 7 и 6.

Коммутатор 7 управляется потенциальным сигналом РЕЖ (связь 29), который в режиме «Запись» по сигналу КС пропускает на выход коммутатора 7 поступивший на регистр 4 код. С выхода коммутатора 7 параллельный информационный код поступает на входы оперативных запоминающих устройств ОЗУ-1 и ОЗУ-П (10 и 11) — связь 35.

Сигналом НО, поступившим от BY через согласующее устройство на формирователь адресов ОЗУ 8 (связь 27), пятый триггер счетчика 92 устанавливается в нулевое состояние, разрешая тем самым на выходе схемы И 101 оператор записи ОЗУ-1 (оператор записи 03-1 имеет нулевой потенциал), т. е. разрешает запись информации в ОЗУ-1. Оператор записи 03-2 имеет при этом единичный потенциал, разрешающий считывание с

ОЗУ-I I.

Первый сигнал КС через схему 99 поступает на вход первого адресного счетчика 93, управляющего адресами ОЗУ-1 (А1), и как сигнал Обр.1 — на обращение к ОЗУ-1. По первому сигналу Обр.! в нулевой адрес

ОЗУ-1 запишется первое слово информации.

13869

По заднему фронту сигнала КС счетчик 93 выбирает первый адрес ОЗУ-1, подготавливая тем самым ОЗУ-1 к приему второго слова информации. Сигналы управления ОЗУ-1 (10) и ОЗУ-П (II) связи 36 и 36 по структурной схеме фиг. 1) включат в себя сигналы 03. Обр. и 11-разрядные коды адреса.

Полный объем ОЗУ-2048 слов, массив содержит 128 слов. В каждое ОЗУ осуществляется запись 16 массивов. Следовательно, после 16 сигналов НО пятый разряд счетчика

92 в формирователе адресов устанавливается в состояние «1», изменяя потенциалы

03-1 и 03-2 на выходе элемента 101 на противоположные, тем самым разреш-я -à.ïèñü информации в ОЗУ-Г! и считывание информации с ОЗУ-1. Кроме того, сигнал переключения пятого триггера счетчика 92 в качестве сигнала НЗ (начала записи в ДЗУ) постухпает на вход второго блока 15 синхронизации (связь 39), разрешая считывание информации с ОЗУ-1. Сигналом НЗ триггеры 75 и 76 устанавливаются в единичное состояние, разрешая прохождение через элемент 80 частоты (си "íàëû НГ ДЗУ) на вход счетчика 78. Счетчики 78 и 79 но сигналу

ИСХ-ПУСК были предварительно установлены в еди ни ч ное состояние.

Первый сигнал частоты f устанавливает счетчики 78 и 79 в нулевое состояние и вырабатывает тем самым сигналы РАБ — начало работы и НΠ— — начало обмена, которые через второй блок 19 согласования (связь 48) поступают в память 20. Единичный потенциал с выхода триггера 76 поступает на вход коммутатора 17 как сигнал СТРАК вЂ” строб адрес-команды (связь 46), разрешающий прохождение информационного слова с постоянного запоминающего устройства 12 (связь 43) через коммутатор 14 на второй сдвиговый регистр 17 (связь 45). В режиме

«Запись» информационное слово, поступающее с памяти 12, представляет адрес-команду «Запись», которая, поступив в память 20, определяет режим его работы. Вывод адрескоманды «Запись» с второго сдвигового регистра в память 20 осуществляется вторым блоком 19 согласования парафазным кодом по сигналам НС, ИНФ

«О», ИНФ «1» КС. Управление работой второго блока 9 согласования осуществляет блок 15 синхронизации вырабатывающий из частоты f, поступающей на счетчик

78 и элементы 80- — 90, сигналы НС, ПС, КС.

Сигналы НС и КС поступают через второй блок 19 согласования непосредственно в память 20, сигналами ПС слова адрескоманды, хранящееся во втором сдвиговом регистре 17, последовательным парафазным кодом (связь 53) выводятся через второй блок 19 согласования в память 20 (связь 53).

Сигналом КС в блоке 5 осуществляется сброс триггера 76 в нулевое состояние, снимается разрешающий потенциал сигнала

55!

8

CTPAK и разрешается вывод из ОЗУ-1 2048 информационных слов через первый канал коммутатора 14, разрешенный оператором

03-1, на сдвиговый регистр 17 и далее через второй блок 19 в виде сигналов НС, ИНФ

«0», ИНФ «1», КС в память 20.

За цикл обмена на блок 20 выводится одно служебное слово, содержащее адрес-команду «Запись» и 2048 информационных слов, составляющих одну зону информации.

Вывод информационных слов из ОЗУ-! через первый канал коммутатора 14 на сдвиговый регистр 17 и переключение адресов осуществляется по сигналам Обр. 1, вырабатываемым схемой И 99 формирователя адресов ОЗУ из сигналов НСш (в режиме вывода информации на блок 20). При этом за время сигнала Обр.! (НСш) второй блок !

5 синхронизации вырабатывает два сигнала: НС-1, устанавливающий второй сдвиговый регистр в нулевое состояние, и НС-2, разрешающий запись информационного параллельного кода, поступившего из ОЗУ-1 через коммутатор 14 на сдвиговый регистр 17.

По заднему фронту сигнала Обр. в формирователе адресов ОЗУ изменится состояние счетчика 93 и на ОЗУ -! будет подан адрес для считывания второго слова информации. Одновременно с записью первого информационного слова на сдвиговый регистр

17 синхронизатор 15 выдает через второй блок 19 согласования на блок 20 сигнал НС, и через один такт частоты f на сдвиговый регистр выдаются 34 сигнала ПС, при этом с последовательного выхода сдвигового регистра через устройство согласования на блок 20 начинает поступать информация в виде парафазного кода ИНФ «О» и ИНФ «1».

Заканчивается вывод слова в блок 20 сигналом КС. Аналогичным образом из ОЗУ-1 в память 20 выводится второе слово и т. д. до 2048 слова. Заканчивается вывод зоны из ОЗУ-1 в память 20 сигналом КΠ— конец обмена.

Одновременно с выводом информационных слов из ОЗУ-1 в память 20 осуществляется прием информационных слов в ОЗУ-П, поступающих с ВУ. Обязательным условием правильной работы устройства является требование, чтобы вывод информации в память 20 из ОЗУ осуществлялся быстрее, чем заполнение информацией ВУ ОЗУ. Если в качестве постоянной памяти 20 применен прибор 196-М, то он должен работать в старт-стопном режиме. По окончании считывания (по сигналу КО) магнитный накопитель останавливается и ждет момента заполнения ОЗУ-П. Старт-стопный режим обеспечивает согласование темпа поступления информации из ВУ с темпом записи информации в память 20.

Канал отображения информации (устройства, обозначенные на структурной схеме фиг. 1, номерами l. 6, 9, 13, 18) работа!

38691 фт независимо от канала регистрации как (ри записи информации, так и при воспро зведении, При записи в ОЗУ-1 первого инормационного слова, служебные сигналы

О, НС, КС с выхода блока 2 (связь 25)

Поступают на вход коммутатора 1, Коммутагор 1, коммутатор 6, ЦАП 9, преобразователь 13 кодов и осциллограф 18 образуют

Канал отображения информации. Таких ка(алов отображения в устройстве может быть есколько, так как работают они независимо руг от друга.

В коммутаторе 1 устанавливается ва1 иант записи, ". е. вырабатывается сигнал (правления коммутатора 6, разрешающий (прохождение на преобразователи 9 и 13

Той части информационного слова, в которой азмещен интересующий нас параметр. Сигалом ИСХ счетчик 60 устанавливается в сходное положение, сигналом HO подтвердается исходное состояние счетчиков 57—

9. С помощью переключателей 64 — 66 выирается подлежащее отображению инфорационное слово массива, а с помощью пееклюиателя й7 — вариант (параметр).

Счет слов массива осуществляется счетчиками 57 — 59 по сигналам НС. С выходов счетчиков 57 — 59 снимается двоично-десятичный код, соответствующий номеру выбираемого слова массива, а на выходах дешифраторов 61 — 63 устанавливается десягичный код того же слова. При совпадении десятичного кода слова с кодом, набранным переключателями 64 — 66, схема 70 вырабатывает сигнал, разрешающий прохождение

КС выбранного слова на схемы И 71 — 74 и установку в «ноль» оперативной памяти преобразователя 9 (У «О» ОП LIAII) через элемент 74, и с задержкой 0,5 мкс сигнала КС через элемент 71 на запись новой инфорМации в ОП ЦАП (сигнал ИЗП ЦАП). Счетчик 60 имеет коэффициент деления П, устанавливаемый переключателем 68. Через П массивов счетчик 60 вырабатывает сигнал запрета на элемент 71 (запрещает сигнал

ИЗП ЦАП) и разрешает прохождение сигнала У «О» ЦП через элемент 73 и ИЗП ЦП через элемент 72.

Таким образом, на преобразователь 9 поступают сигналы при выбранном слове каждого массива, а на преобразователь 13— сигналы управления ИЗП ЦП и У «О» ЦП только с каждым и-м массивом (в данном случае 16-м или 32-м массивом). Это и есть частота оцифровки, определяемая установкой переключателя 68 в зависимости от скорости протяжки светолучевого осциллографа и количества записываемых в числе знаков. Если частота поступления массивов, а значит и частота поступления выбранного слова составляет 20 Гц, то при скорости протяжки бумаги = 10 мм/с шестнадцать точек занимае 8 мм. Этого расстояния достаточно, чтобы на бумаге уместить последо5

5

10 вательную оцифровку 5 разрядных десятичных чисел. При скорости протяжки, равной

20 мм/с, можно разместить 10 цифр. Сигнал на выходе коммутатора 6 представляет собой 16-разрядный код, который поступает на параллельные входы преобразователей 9 и 13. В преобразователе 9 сигналами управления записывается код выбранного параметра с частотой смены массивов и записанный код преобразуется в аналоговый сигнал в виде напряжения, который передается с выхода ЦАП на вход светолучевого осциллографа, где, управляя отклонением гальванометра, световым лучом пишет на фотоматериале кривую, состоящую из последовательных дискретных уровней. В результате одновременно с поступлением информации из ВУ в блоки 10, 11 и 20 осуществляется запись каналом отображения заранее выбранного слова массива.

На фотобумаге светолучевого осциллографа по одной дорожке пишется аналоговая кривая, соответствующая аналоговому значению измерения данного параметра, а по второй дорожке через определенное количество точек пишется числовое значение амплитуды данной кривой. По этой записи оценивается характер изменения параметра и его количественные характеристики и участки (зоны), требующие более подробной обработки.

В режиме воспроизведения может быть выполнена запись любых других параметров.

Работа устройства регистрации в режиме воспроизведения осуществляется установкой тумблера ЗАПИСЬ-ВОСПРОИЗВЕДЕНИЕ в блоке 3 управления в положение

«Воспроизведение». При этом Hd выходе блока управления вырабатывается сигнал

«Режим», устанавливающий работу блоков

2, 4, 5, 8, 12, 15, 17 и 19 (фиг. 1) в режим вывода информации с памяти 20 и ее отображения на светолучевом осциллографе.

В режиме воспроизведения блок 15 как и в режиме «Запись» вырабатывает сигналы обмена между блоком 20, вторым сдвиговым регистром 17 и ОЗУ, а сигналы обмена между ОЗУ первым сдвиговым регистром 4 и каналом отображения информации вырабатывает первый блок 5 синхронизации.

При установке тумблера ИСХ-ПУСК блока 3 управления в положение «Пуск» блок

15 через блок 19 согласования (связь 48) выдает на блок 20 сигнал Раб — работа, вырабатывает сигнал СТРАК,устанавливающий коммутатор 14 (связь 46) в положение разрешения прохождения параллельного кода адрес-команды «Воспроизведение» с памяти 12 на сдвиговый регистр 14 (связь 43), сигналом НС-1 обнуляет сдвиговый регистр, затем сигналом НС-2 переводит параллельный код адрес-команды из памяти 12 в сдвиговый регистр 17, по сигналам НС, 34 сигналам ПС и сигналу КС адрес-команда.

1386915

5

1О

K и 1..

11

«Воспроизведение» в виде последовательного парафазного кода через блок 19 согласования выводится на блок 20. По сигналу КС в синхронизаторе 15 снимается сигнал

СТРАК. Затем синхронизатор 15 вырабатывает сигналы НСПС и КС запроса первого слова информации с блока 20. Ответные сигналы памяти 20 (парафазный код ИНФ

«1» и ИНФ «О») во втором блоке 19 согласования преобразуются в сигналы ИНФ и

«Сдвиг», которыми осуществляется запись первого информационного слова памяти 20 во второй сдвиговый регистр 17 (связь 5?}.

Перед выводом первого информационного слова с блока 20 сигналом ИСХ-ПУСК в формирователе адресов ОЗУ пятым разрядом счетчика 92 и режимом воспроизведения оператор ОЗ-! был установлен в положение записи информации в ОЗУ-!. Сигна: КС одновременно с блока 20 поступает на формирователь адресов ОЗУ 8 в качестве сигнала НСш КС на формирование сигнала

ОБР1 и переключение адресов Al с помощью счетчиков 93 — 95. Сигналами ОБР1 и 03-1 параллельный код .первого слова информации со сдвигового регистра 17 (связь 52) через коммутатор 7 переводится в первую числовую линейку ОЗУ-1. Второй группой сигналов НСПС, КС блока 15 осуществляется ввод второго информационного слова памяти 20 во второй сдвиговый регистр 17 и его последующая запись во вторую числовую линейку ОЗУ-1.

После приема 2048-го информационного слова ОЗУ-1 полностью заполняется, блок

15 выдает в память 20 сигнал КО, а в формирователе адресов ОЗУ происходит переключение ОЗУ-1 в режим вывода информационных слов на канал отображения, а

ОЗУ-П устанавливается в режим приема второй зоны (2048 слов) с памяти 20. Блок

15 вырабатывает сигналы НС, ПС, КС формирования второй адрес-команды воспроизведения на блок 20, а затем вырабатывает

2048 групп сигналов НСПС, КС на вывод из памяти 20 в ОЗУ-П второй зоны информациии.

После заполнения блоков 10 и 11 информационными зонами с блока 20 вырабатывается сигнал разрешения работы первого блока 5 синхронизации. Сигналы НО, НС, КС первого блока синхронизации через блок

2 согласования поступают как и в режиме записи на коммутатор 1, сигналом НС-1 блока 5 первый сдвиговый регистр 4 устанавливается в исходное состояние. По сигналу НСшКС блока 5 формирователь 8 адресов формирует сигчал ОБР1 и адрес Al

ОЗУ-1, установленного в режим воспроизведения (оператор 03-1 имеет высокий потенциал, что означает считывание информации с ОЗУ-1. Сигналом НС-2 блока 5 первое информационное слово с ОЗУ-1 через коммутатор 14 в виде параллельного кода

55 записывается в первый сдвиговый регистр 4.

Затем осуществляется считывание второго информационного слова ОЗУ-1 и т. д. до

128 слова. Работа канала отображения информации в режиме воспроизведения аналогична работе в режиме записи.

После записи 128-ro слова формирователь 8 снова выдает нулевой адрес и начинается повторное считывание первого массива информации. Это происходит потому. что включается в работу счетчик 94 и на счетчик 95 идет сигнал только после его переполнения, т. е. количество повторных считываний массива будет таким, каков коэффициент деления этого дополнительного счетчика. Это дает возможность растянуть по времени запись одной точки записываемого параметра на время, пока с помощью коммутатора запишется ее цифровое значение в канале отображения. Для этого коэффициент деления счетчиков 94 и 97 выбирается равным коэффициенту деления счетчика 95.

Коэффициент деления счетчиков К подсчитывается из следующего соотношения где L — ширина цифры на фотоматериале светолучевого осциллографа с расстоянием между цифрами в числе; п — количество цифр в числе и количество пропусков шириной в цифру между числами;

V — скорость давления фотоматериала на светолучевом осциллографе;

F — частота поступления массивов информации (частота поступления слова с одинаковым номером).

В предложенном устройстве для записи

16-разрядного двоичного числа в десятичной форме необходимо 5 цифр, 3 цифры надо для записи номера слова (всего!28) и 2 промежутка между числами, т. е. и = 5 + 3 +

+ 2 = 10. Принимаем ширину цифры с промежутком между цифрами равным 2 мм.

Такие цифры при качественной записи читать не затруднительно. Скорость движения фотобумаги примем 25 мм/с. Частота смены массива равна 20 Гц. При таких условиях

К =16.

Таким образом эти счетчики должны быть четырехразрядными (К = 2", и — число разрядов счетчика). С окончанием считывания первого массива и записи его в регистр 4 начнется считывание второго массива и будет повторяться то же 16 раз. Так считывается все ОЗУ-1 и формирователь 8 перейдет к считыванию ОЗУ-2, одновременно выдав сигнал «НЗ» на блок 2. Блок 2 начнет работу, опять выдаст адрес-команду на считывание в память 20 и начнет записывать следующую зону информации в ОЗУ-1 и т. д.

Из этого всего объема информации коммутатор 1 будет записывать по каналу отобра13869

3 жения точно выбранные слова. Растяжка .)аписи 16 раз по времени дает наглядную картину записанной информации в аналогоом виде с оцифрованных амплитудных знаений в каждой точке кривой, что дает анализ точных количественных характеристик.

11оскольку для такой записи потребуется в

16 раз больше фотоматериала и времени обРаботки чем при записи процесса, то при наличии возможности в памяти 20 выбирать пределенные участки (зоны). Такую подроб- 10 ую обработку можно вести выборочно. Каал отображения, куда входят блоки 1, 6, 9, 3 и 18, предназначен для записи, выбранной з всего потока информации, и на фотобуаге светолучевого осциллографа в аналоовом и ци ф ровом виде. что позвол яет осуествить оперативную обработку полученых во время эксперимента данных.

Работа канала осуществляется одинакоо как в режиме записи — контрольная заись, так и в режиме воспроизведения — 20 астянутая запись.

С блока 2 на коммутатор 1 поступают игналы НО, НС и КС. Работа коммутатора начинается с сигнала НО. Далее коммутгор 1 считает подряд сигналы НС, при сов адении номера НС с номером, выставленым на его переключателях 64 — 66, выдает игнал адреса слова, по которому с помощью

k С вырабатывает сигналы упра вления на коммутатор 6, преобразователи 9 и 13 (фиг. 1, связи 22 — 24). ЗО

Параллельный код с выхода регистра 4 поступает на вход коммутатора 6, где пропускается выбранная часть слова, которая параллельным кодом поступает на вход пре образователей 9 и 13. Преобразователь 9 преобразовывает полученный двоичный код в аналоговый сигнал, который поступает на (:вход осциллографа 18 (связь 40). Этот сиг, нал меняется дискретно с частотой КС. Сиг,нал КС обнуляет память преобразователя 9, а КС-3 — задержанный —, записывает но- 40 вую информацию. На фотобумаге этих сбросов невидно благодаря инерционности гальванометра. Кривая получается непрерывная.

Но через 16 массивов коммутатор 1 дает сигнал управления на преобразователь 13, который записывает поступившую в этот момент информацию и одновременно запрещает запись информации в преобразователь 9 — сигнал сброса КС, а сигнал КС-3 запрещен. Происходит сброс кривой в нулевой уровень. Таким образом, перед записью информации в цифровом виде на аналоговой кривой происходит разрыв, который указывает место привязки записанного числового значения.

Формула изобретения

Устройство для регистрации цифровой информации пс авт. св. № 494956, отличаюи1ееся тем, что, с целью расширения облас15

14 ти применения за счет одновременной регистрации информации в цифровом и аналоговом видах, в устройство введены первый, второй сдвиговые регистры, первый и второй блоки оперативной памяти, первый и второй блоки постоянной памяти, коммутаторы, цифроаналоговый преобразователь, генератор импульсов, формирователь адресов, преобразователь кодов, первый и второй блоки согласования, блок управления, первый и второй блоки синхронизации, первый выход первого блока согласования соединен с первым информационным входом первого сдвигового регистра, выход которого подключен к первому информационному входу второго коммутатора и информационным входам третьего комм утатора, выход второго коммутатора соединен с информационными входами блоков оперативной памяти, адресные входы которых подключены соответственно к первому и второму выходам формирователя адресов, информационные входы четвертого коммутатора подключены соответственно к выходам первого и второго блоков оперативной памяти и к выходу первого блока постоянной памяти, первый и второй управляющие входы четвертого коммутатора подключены соответственно к третьему выходу формирователя адресов и первому выходу второго блока синхронизации, первый и второй входы которого подключены соответственно к четвертому выходу формирователя адресов и первому выходу второго блока согласования, второй выход которого соединен с первым информационным входом второго сдвигового регистра, второй информационный вход которого и второй информационный вход первого сдвигового регистра подключены к выходу четвертого коммутатора, второй информационный вход второго коммутатора соединен с первым информационным выходом второго сдвигового регистра, второй информационный выход которого подключен к первому входу второго блока согласования, входы-выходы которого подключены к входам-выходам второго блока постоянной памяти, первые управляюшие входы второго сдвигового регистра и второго блока согласования подключены соответственно к второму и третьему выходам второго блока синхронизации, четвертый и пятый выходы которого соединены соответственно с первым входом формирователя адресов и первым входом первого блока постоянной памяти, выход блока управления соединен с первым управляющим входом первого блока согласования, первым управляющим входом первого сдвигового регистра, управляющим входом второго коммутатора, первым входом первого блока синхронизации, вторым входом формирователя адресов, вторым входом первого блока постоянной памяти, третьим входом второго блока синхронизации, вторыми управляющими

16

15 входами второго сдвигового регистра и второго блока согласования, первый, второй, третий выходы первого блока синхронизации подключены соответственно к второму управляющему входу первого сдвигового регистра, второму управляющему входу первого блока согласования, третьему входу формирователя адресов, второй, третий, четвертый выходы первого блока согласования соединены соответственно с входом первого коммутатора, с четвертым входом формирователя адресов, вторым входом первого блока синхронизации, информационный вход первого блока согласования и третий вход первого блока синхронизации являются соответственно информационным и тактовым входами устройства, первый и второй выходы первого коммутатора соединены соответственно с управляющими входами цифроаналогового преобразователя и третьего коммутатора, выход которого подключен к информ ационным входам цифроаналогового преобразователя и преобразователя кодов, выходы которых подключены к информационным входам осциллографа, тактовый вход которого подключен к выходу генератора импульсов, управляющие входы преобразователя кодов соединены соответственно с третьим выходом первого коммутатора и тактовым выходом осциллографа.

13869!5

1386915

1386915

13869 5

1386915

7 2,7 4 5 Б

1 () ) i

) ) +

) ) (1 (Составитель О. Кулаков

Редактор В. Данко Техред И. Верес Корректор И. Эрдейи

Заказ 1220/44 Тираж 772 Г1одписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, 7K — 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4