Формирователь страниц для голографического запоминающего устройства

 

Изобретение относится к вычислительной технике. Цель изобретения - повышение надежности работы и достоверности считывания. Голографическое постоянное запоминающее устройство содержит оптически связанные блок излучателей, выполненный в виде решетки инжекционных лазеров и подключенный через блок накачки к блоку управления, носитель голограмм и фотоприемную матрицу, работающую в режиме накопления заряда и подключенную через формирователь импульсов стирания к блоку управления, коммутатор адресных шин подключенный к первой группе выходов счетчика элементов матрицы, а через коммутаторы нечетных разрядных шин - к первому и второму входам дифференциального усилителя, причем вторая группа выходов счетчика элементов матрицы подключена к входам управления коммутаторов нечетных и четных разрядных шин, а третья группа выходов счетчика элементов матрицы связана с адресными входами блока оперативной памяти , вход управления которого подключен к одновибратору, четвертый выход счетчика элементов матрицы подключен к первому входу блока управления, третий выход которого связан с первым входом счетчика элем-ентов матрицы, блок компараторов, блок одновибраторов, распределитель импульсов , первый и второй регистры, узел вычитания, первый и второй счетчики, дешифраторы «О и «1, триггер, счетчик времени, дешифратор, два инвертора, элемент И, четыре элемента ИЛИ и элемент задержки. 2 з.п. ф-лы, 1 ил. 5S (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5D 4 О 11 С 11 42

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4124996/24-24 (22) 29.09.86 (46) 15.04.88. Бюл. № !4 (72) А. В. Яковлев (53) 681.327.66 (088.8) (56) Автометрия, 1982, № 1, с. 25. (54) ФОРМИРОВАТЕЛЬ СТРАНИЦ ДЛЯ

ГОЛОГРАФИЧЕСКОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА (57) Изобретение относится к вычислительной технике. Цель изобретения — повышение надежности работы и достоверности считывания. Голографическое постоянное запоминающее устройство содержит оптически связанные блок излучателей, выполненный в виде решетки инжекционных лазеров и подключенный через блок накачки к блоку управления, носитель голограмм и фотоприемную матрацу, работающую в режиме накопления заряда и подключенную через формирователь импульсов стирания к блоку управления, коммутатор адресных шин, подключенный к первой груп- .

ÄÄSUÄÄ1388948 А1 пе выходов счетчика элементов матрицы, а через коммутаторы нечетных разрядных шин — к первому и второму входа м дифференциального усилителя, причем вторая группа выходов счетчика элементов матрицы подключена к входам управления коммутаторов нечетных и четных разрядных шин, а третья группа выходов счетчика элементов матрицы связана с адресными входами блока оперативной памяти, вход управления которого подключен к одновибратору, четвертый выход счетчика элементов матрицы подключен к первому входу блока управления, третий выход которого связан с первым входом счетчика элементов матрицы, блок компараторов, блок одновибраторов, распределитель импульсов, первый и второй регистры, узел вычитания, первый и второй счетчики, дешифраторы «О» и «1», триггер, счетчик времени, дешифратор, два инвертора, элемент И, четыре элемента ИЛИ и элемент задержки. 2 з.п. ф-лы, 1 ил.

1388948

Изобретение относится к вычислительной технике и предназначено для записи объемов информации.

Целью изобретения является повышение надежности формирователя за счет увеличения контраста сфо ) м ирова нного на управляемом транспаранте изображения, увеличение отношения сигнал/шум, а следовательно, повышение достоверности записываемой на голограмму информации.

На чертеже представлена функциональная схема предлагаемого формирователя.

Формирователь страниц для голографического запоминающего устройства (ГЗУ) содержит жидкокристаллический управляемый транспарант 1, подключенный к формирователю 2 импульсных сигналов, информационные входы которого подключены к информационным выходам блока 3 оперативной памяти . Информационные входы блока 3 оперативной памяти подключены к выходам блока 4 памяти, к первым восьми выходам которого подключены информационные входы блока 5 установки вре менных параметров. Адресные входы блока

3 оперативной памяти связаны с выходами счетчика 6 адреса оперативной памяти и адресными входами блока 7 управления, первый выход которого подключен к входу начальной установки счетчика 6 адреса оперативной памяти, а его третий, второй, четвертый и пятый выходы связаны соответственно с первым, вторым, третьим и четвертым входами блока 5 установки временных параметров. К четвертому выходу блока 7 управления подключен первый управляющий вход «Выбор режима чтение/запись» блока 3 оперативной памяти. К третьему выходу блока 7 управления подключен вход начальной установки счетчика 8 адреса строк. Второй выход блока 7 связан с вторым входом элемента ИЛИ 9, третий вход которого соединен с шестым выходом блока 7 управления. Первый вход элемента ИЛИ 9 подключен к счетному входу счетчика 8 адреса строк и первому выходу блока 5 установки временных интервалов, пятый вход которого связан с седьмым выходом блока 7, а второй выход блока 5 подключен к управляющему входу формирователя 2 импульсных сигналов, строчные входы которого через дешифратор 10 строки подключены к выходам счетчика 8 адреса строк, причем последний выход дешифратора 10 строки связан с первым входом блока 7 управления, выход элемента ИЛИ 9 подключен к второму управляющему входу блока 3 оперативной памяти и входу элемента 11 задержки, выход которого связан со счетным входом счетчика 6 адреса оперативной памяти.

Адресными входами узла 7 являются выходы узла 12 фиксации адреса, выход кото5

2 рого подключен к единичному входу триггера 13 и первому входу элемента ИЛИ 14.

Второй вход элемента ИЛИ 14 связан с первым выходом пускового узла 15, нулевым входом триггера 13, первым входом элемента ИЛИ 16 и является седьмым выходом блока 7. Выход элемента ИЛИ 14 подключен к нулевому входу триггера 17, единичный вход которого связан с входом генератора 18 импульсов и вторым выходом пускового узла 15. Прямой выход триггера 17 подключен к первому входу элемента И 19, второй вход которого связан с выходом генератора 18 и является пятым выходом блока 7. Второй и третий выходы блока 7 являются соответственно выходами одновибраторов 20 и 21.

Выход одновибратора 21 связан с вторым входом элемента ИЛИ 16, выход которого является первым выходом блока 7, и входом элемента 22 задержки, выход которого подключен к входу одновибратора 20.

Вход одновибратора 21 связан с прямым выходом триггера 13 и является четвертым выходом блока 7, первый вход которого подключен к первому входу пускового узла 15. Второй вход узла 15 является вторым входом блока 7.

Информационные входы регистров 23 и 24 являются информационными входами блока 5. Выходы регистров 23 и 24 подключены к нечетным входам элементов 25 и 26 совпадения, четные входы которых связаны с выходами счетчиков 27 и 28, причем вход начальной установки счетчика 27 подключен через элемент 29 задержки к выходу элемента ИЛИ 30, первый вход которого подключен к нулевому входу триггера 31 и является пятым входом блока 5. Второй вход элемента ИЛ И 30 является первым выходом блока 5 и соединен с выходом элемента 25 совпадения.

Счетный вход счетчика 27 связан с выходом элемента 26 совпадения, синхровходом триггера 31 и входом начальной установки счетчика 28, счетный вход которого подключен к выходу элемента И 32, первый и второй входы которого являются соответственно третьим и четвертым входа ми блока 5. Входы записи регистров 24 и 23 являются первым и вторым входами блока 5. Прямой выход триггера 31 является вторым выходом блока 5, инверсный выход и информационный вход триггера 31 объединены между собой.

Формирователь страниц для ГЗУ работает следующим образом.

Сигнал «Пуск» поступает через второй вход блока 7 управления на второй вход пускового узла 15, на первом выходе которого появляется единичный импульс, поступающий на входы начальной установки счетчика 27 и счетчика 6 адреса оперативной памяти. Этот единичный импульс поступает также на нулевые входы триг1388948

3 геров 31, 13 и 17, устанавливая на выходах счетчиков и на прямых выходах триггеров нулевые сигналы, а на инверсных выходах триггеров 31, 13 и 17 — единичные. Затем пусковой узел 15 формирует единичный импульс на своем втором выходе, который запускает генератор 18 импульсов и устанавливает на прямом выходе триггера 17 единичный сигнал. Работа блока 3 оперативной памяти в режиме записи информации определяется нулевым сигналом на втором входе блока 3 оперативной памяти, поступающим с прямого выхода триггера 13. Этот сигнал запрещает прохождение последовательности импульсов от генератора через элемент И 32. Единичный сигнал на прямом выходе триггера 17 разрешает прохождение импульсов от генератора !8 через элемент И 19 на третий вход элемента ИЛИ 9.

При появлении первого единичного сигнала на выходе элемента ИЛИ 9, поступающего на второй вход блока 3 оперативной памяти, в него происходит запись информации по нулевому адресу, так как на выходах счетчика 6 адреса оперативной памяти — нулевые сигналы. Сигнал с выхода элемента ИЛИ 9 также поступает через элемент 11 задержки на счетный вход счетчика 6 адреса оперативной памяти, происходит увеличение содержимого счетчика на единицу. По следующему импульсу, пришедшему от генератора 18 на третий вход элемента ИЛИ 9, в блок 3 оперативной памяти записывается новая информация и через время, определяемое элементом 11 задержки, на адресные входы блока 3 оперативной памяти поступит новый адрес, по которому будет записана следующая информация.

После записи информации в блок 3 оперативной памяти по тридцать первому адресу, т. е. страница информации, выводимая на управляемый транспарант, полностью перепишется из блока 4 памяти в блок 3 оперативной памяти, содержимое счетчика 6 адреса оперативной памяти станет равным тридцати двум. Соответствующая этому числу двоичная комбинация на выходах счетчика 6 адреса оперативной памяти поступает на входы узла 12 фиксации адреса, который формирует на своем выходе единичный сигнал, поступающий на единичный вход триггера 13 и через элемент ИЛИ 14 на нулевой вход триггера 17, переводя

его прямой выход из единичного в нулевое состояние, что запрещает прохождение сигналов от генератора 18 через элемент

И 19. Выходной сигнал узла 12 фиксации адреса также устанавливает на прямом выходе триггера 13 единичный сигнал, что соответствует переходу блока 3 оперативной памяти из режима записи в режим чтения. По единичному сигналу, поступающему на вход одновибратора 21, им выра5

f0

4 батывается одиночный импульс, по которому информация на восьми младших разрядах блока 4 памяти, соответствующая заданной частоте наполнения управляющего сигнала, запоминается в регистре 24, Сигнал с выхода одновибратора 21 обнуляет счетчик 6 адреса оперативной памяти и, пройдя через элемент 22 задержки, поступает на вход одновибратора 20. По единичному импульсу на его выходе информация на восьми младших разрядах блока

4 памяти, соответствующая времени записи на строку управляющего сигнала, записывается в регистр 23. Единичный импульс на выходе одновибратора 20 вызывает появление информации, записанной по нулевому адресу на выходах блока 3 оперативной памяти. Эта информация поступает в формирователь 2 импульсных сигналов.

Единичный сигнал с выхода элемента

ИЛИ 9 поступает через элемент 11 задержки на счетный вход счетчика 6 адреса оперативной памяти, увеличивая на единицу его содержимое.

Единичный сигнал на выходе триггера

13 разрешает прохождение импульсов от генератора 18 импульсов на счетный вход счетчика 28, который считывает количество импульсов, пришедших от генератора 18 импульсов.

При поразрядном совпадении комбинаций сигналов на выходах регистра 24 и счетчика 28 на выходе элемента 26 совпадения появляется единичный сигнал, переводящий прямой выход триггера 31 в единичное состояние, так как на его инверсном выходе первоначально был установлен сигнал логической единицы. Сигнал с выхода элемента 26 совпадения поступает также на счетный вход счетчика 27, увеличивая его содержимое на единицу, и обнуляет счетчик 28, который считает количество импульсов, пришедших от генератора.

Вновь сигнал на выходе элемента 26 совпадения появится при совпадении комбинаций на выходах регистра 24 и счетчика 28, и на прямом выходе триггера

31 единичный сигнал сменится нулевым. При появлении следующего единичного сигнала на выходе элемента 26 совпадения на выходе триггера 31 опять появляется единичный сигнал. Таким образом, на прямом выходе триггера 31 образуется меандр, частота которого определяется содержимым регистра 24. Записывая в него различные двоичные коды, можно менять частоту меандра, поступающего на управляющий вход формирователя 2 сигналов.

Счетчик 27 фиксирует количество полупериодов управляющего меандра, получаемого на прямом выходе триггера 31. С приходом на его вход единичного сигнала с выхода элемента 26 совпадения счетчик

27 увеличивает свое содержимое на единицу. Когда число полупериодов управляю1388948

5 щего меандра достигло с помощью регистра 23 заданного значения, т. е. двоичные комбинации на четных и нечетных входах элемента 25 совпадения совпадают. на его выходе появляется единичный сигнал, который через элемент ИЛИ 30 и эле- 5 мент 29 задержки поступает на вход начальной установки счетчика 27, устанавливая на его выходах нулевые сигналы.

Появление единичного сигнала на выходе элемента 25 совпадения соответствует окончанию записи информации в первую строку управляемого транспаранта l.

Единичный сигнал на выходе элемента 25 совпадения увеличивает на единицу содержимое счетчика адреса строк и с помощью дешифратора 10 строки происходит обращение 15 к второй строке управляемого транспаранта 1.

Сигнал с выхода элемента 25 совпадения также поступает на первый вход элемента

ИЛИ 9 и на выходах блока 3 оперативной памяти появляется информация, 20 записанная по первом у адресу. Эта информация поступает в устройство 2 формирования сигналов, а так как с помощью дешифратора 10 строки произошло обращение к второй строке управляемого транспаранта, то устройство 2 формирования сигналов формирует импульсы для записи поступившей информации во вторую строку управляемого транспаранта.

Появление единичного сигнала на выходе элемента 25 совпадения соответст30 вует окончанию записи информации во вторую строку управляемого транспаранта 1, и новая информация записывается в следующую строку. Когда единичный сигнал на выходе элемента 25 совпадения появляется при окончании записи информации в пос35 леднюю строку управляемого транспаранта 1, последний выход дешифратора 10 строки переходит из нулевого состояния в единичное. Этот сигнал поступает на первый вход пускового устройства 15, которое при этом 40 вырабатывает единичный сигнал на своем первом выходе, устанавливающий счетчики и триггеры в исходное состояние. Этим заканчивается формирование страницы информации на управляемом транспаранте. 45

Формула изобретения

1. Формирователь страниц для голографического запоминающего устройства, содержащий жидкокристаллический управ- 50 ляемый транспарант, управляющие входы.которого соединены с выходами формирователя импульсных сигналов, блок памяти, отличающийся тем, что, с целью повышения надежности формирователя за счет увеличения контраста изображения и отношения 55 сигнал/шум, в формирователь введены блок установки временных параметров, блок оперативной памяти, счетчик адреса оператив6 ной памяти, счетчик адреса строк, дешифратор строки, элемент ИЛИ, элемент задержки и блок управления, причем информационные входы формирователя импульсных сигналов соединены соответственно с информационными выходами блока оперативной памяти, информационные входы которого соединены с выходами первой группы блока памяти, выходы второй группы которого подключены к информационным входам блока установки временных параметров, адресные входы блока оперативной памяти соединены с выходами счетчика адреса оперативной памяти и адресными входами блока управления, первый выход которого подключен к входу установки в

«О» счетчика адреса оперативной памяти, выходы блока управления с второго по пятый подключены соответственно к второму, первому, третьему и четветому управляющим входам блока установки временных параметров, четвертый выход блока управления подключен к первому управляющему входу блока оперативной памяти, третий выход блока управления — к входу установки в «О» счетчика адреса строк, второй выход блока управления — к второму входу элемента ИЛИ, первый вход которого соединен со счетным входом счетчика адреса строк и первым выходом блока установки временных параметров, третий вход элемента ИЛИ соединен с шестым выходом блока управления, седьмой выход которого подключен к пятому управляющему входу блока установки временных параметров, второй выход которого подключен к управляющему входу формирователя импульсных сигналов, адресные входы которого соединены с соответствующими выходами дешифратора строки, входы которого соединены с выходами счетчика адреса строк, последний выход дешифратора строк подключен к первому стробирующему входу блока управления, выход элемента ИЛИ подключен к второму управляющему входу блока оперативной памяти и входу элемента задержки, выход которого подключен к счетному входу счетчика адреса оперативной памяти.

2. Формирователь по п. 1, отличающийся тем, что блок установки временных параметров содержит первый и второй регистры, первый и второй счетчики, первый и второй элементы совпадения, триггер, элемент ИЛИ, элемент И, элемент задержки, причем информационные входы первого и второго регистров являются информационными входами блока, выходы первого и второго регистров подключены к нечетным входам соответственно первого и второго элементов совпадения, четные входы которых соединены с выходами первого и второго счетчиков, вход начальной установки первого счетчика соединен через элемент задержки с выходом элемента ИЛИ, 1388948

Составитель С. Самуцевнч

Техред И. Верес Корректор A. Знмокосов

Тираж 590 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытии, ! 13035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

7 первый вход которого подключен к нулевому входу триггера и является пятым управляющим входом блока, второй вход элемента ИЛИ соединен с выходом первого элемента совпадения, который является первым выходом блока, счетный вход первого счетчика соединен с выходом второго элемента совпадения, синхровходом триггера и входом начальной установки второго счетчика, счетный вход которого подключен к выходу элемента И, первый и второй входы которого являются соответственно третьим и четвертым управляющими входами блока, входы записи второго и первого регистров являются соответственно первым и вторым управляющими входами блока, инверсный выход и информационный вход триггера объединены, прямой выход триггера является вторым выходом блока.

3. Формирователь по п. 1, отличающийся тем, что блок управления содержит пусковой узел, узел фиксации адреса, первый и второй триггеры, первый и второй элементы ИЛИ, первый и второй одновибраторы, элемент И, элемент задержки и генератор импульсов, причем входы узла фиксации адреса являются адресными входами блока, выход узла фиксации адреса под8 ключен к единичному входу первого триггера и первому входу первого элемента ИЛИ, второй вход которого соединен с первым выходом пускового узла, нулевым входом первого триггера, первым входом второго элемента ИЛИ и является седьмым выходом блока, выход первого элемента

ИЛИ подключен к нулевому входу второго триггера, единичный вход которого соединен с входом генератора импульсов и вто10 рым выходом пускового узла, прямой выход второго триггера подключен к первому входу элемента И, второй вход которого соединен с выходом генератора импульсов и является пятым выходом блока, второй

15 и третий выходы которого подключены соответственно к выходам первого и второго одновибраторов, выход второго одновибратора соединен с вторым входом второго элемента ИЛИ, выход которого является первым выходом блока, и входом

2р элемента задержки, выход которого подключен к входу первого одновибратора, вход второго одновибратора соединен с прямым выходом первого триггера и является четвертым выходом блока, первый вход которого соединен с первым входом пускового узла, второй вход которого является вторым входом блока.