Устройство для измерения температуры

 

Изобретение может найти применение при высокоточных измерениях температуры в различных областях промьшшенности. Цель изобретения - повышение точности измерения и повышение быстродействия. Устр-во обеспечивает формирование тестового калибровочного сигнала, текущий контроль разностной ЭДС, выделение достоверного признака моментов начала и конца фазовых переходов . Измерение в течение фазовых переходов термо-ЭДС термоэлектрических преобразователей позволяет получить численные оценки погрешности измерительного канала при двух значениях температуры. Измерение температуры осуществляется непосредственно измерением термо-ЭДС термоэлектрических преобразователей. 4 з.п. ф-лы, 7 ил. с сл

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 Г 01 К 7/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

00 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А ВТОРСНОМУ СВИ4ЕТЕЛЬСТВУ (21) 3944862/24-10 (22) 19.08.85 (46) 23.04.88. Бюл. № 15 (71) Тернопольский финансово-экономический институт и Физико-механический институт им. Г.В. Карпенко (72) Б.И. Блажкевич, А.М. Золотарев, Н.А. Королев, Я.С. Лешков, Ю.В. Поздняков, А.А. Саченко и А.Л. Хлюнев (53) 536.532(088.8) (56) Авторское свидетельство СССР № 1236330, кл. С 01 К 7/02, 1984.

Авторское свидетельство СССР по заявке № 3796103/24-10, кл. С 01 К 7/02, 1984. (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ТЕМПЕРАТУРЪ| (57) Изобретение может найти приме„„SU„„1390515 А 1 нение при высокоточных измерениях температуры в различных областях промышленности. Пель изобретения — повышение точности измерения и повышение быстродействия. Устр-во обеспечивает формирование тестового калибровочного сигнала, текущий контроль раэностной

ЭДС, выделение достоверного признака моментов начала и конца фазовых переходов. Измерение в течение фазовых переходов термо-ЭДС термоэлектрических преобразователей поэволяет получить численные оценки погрешности измерительного канала при двух значениях температуры. Измерение температуры осуществляется непосредственно

С2 измерением термо-ЭДС термоэлектрических преобразователей. 4 з.п. ф-лы, 7 ил.

1390515

Изобретение относится к области температурных измерений с помощью термоэлектрических преобразователей и может найти применение при высокоточных измерениях температуры в

5 различных областях промышленности.

Целью изобретения является повышение точности измерения и повышение быстродействия °

На фиг. 1 показана структурная схема устройства; на фиг. 2 — структурная схема блока коррекции погрешности от изменения температуры свободных концов; на фиг. 3 — структурная схема блока линеариэации; на фиг. 4 — структурная схема блока управления; на фиг. 5 — структурная схема компаратора; на фиг. 6 — структурная схема первого коммутатора; на фиг. 7 — схема алгоритма работы устройства.

Устройство для измерения температуры содержит термоэлектрический преобразователь (ТЭП) 1, снабженный калибратором, состоящим из наконечника 2 с герметичной полостью, заполненной первым веществом с известной температурой фазового перехода 3, сумматор 4, блок 5 управления (БУ), коммутатор 6, компаратор 7, блок 8 линеариэации, второй идентичный первому термоэлектрический преобразователь 9, снабженный калибратором, состоящим из конструктивно объединенного с измерительным зондом наконечника 10 с герметичной полостью, в которой размещен рабочий спай второго термоэлектрического преобразователя

9 причем полость заполнена вещестУ

40 вом 11 кристаллической структуры с известной температурой фазового перехода, отличной от температуры фазового перехода вещества 3, содержащегося в калибраторе первого ТЭП 1, два дифференциальных усилителя 12, 13 постоянного тока, второй коммутатор 14, два аналого-цифровых преобразователя 15, 16, четыре регистра

17-20, три сумматора 21-23, три блока

24-26 перемножения, два блока 27 и 50

28 деления, термопреобразователь 29 сопротивления температуры свободных концов термоэлектрических преобразователей 1 и 9, размещенный совместно с ними в блоке 30 уравнивания темпе- 55 ратуры, блок 31 коррекции погрешности от изменения температуры свободных концов (БКПСК) термоэлектрических преобразователей 1 и 9 и блок 32 цифровой индикации (Г>ЦИ), причем первый 1 и второй 9 термоэлектрические преобразователи соединены последовательно- встречно, их крайние одноименные концы соединены с прямым входом первого 12 и инверсным входом второго

13 и соответственно с инверсным входом первого 12 и прямым входом второго 13 дифференциальных усилителей постоянного тока, выходы которых соединены с первым и вторым сигнальными входами первого коммутатора 6, сигнальный выход первого коммутатора Ь соединен с соответствующим входом первого аналого-цифрового преобразователя 15, средние одноименные свободные концы термоэлектрических преобразователей 1 и 9 соединены между собой и с вторым входом второго аналого-цифрового преобразователя

16, крайние одноименные свободные концы термоэлектрических преобразователей 1 и 9 соединены с первым и вторым сигнальными входами второго коммутатора 14, сигнальный выход второго коммутатора 14 соединен с первым входом второго аналого-цифрового преобразователя 16, выходы которого подключены к второй группе входов блока

3 1 коррекции погрешности от изменения температуры свободных концов термоэлектрических преобразователей 1 и 9, первая группа входов которого соединена с выводами терморезистивного датчика 29 температуры свободных концов термоэлектрических преобразователей 1 и 9, а выход его подключен к информационным входам первого 17 и второго 18 регистров, к второй группе входов блока 8 линеаризации и к первой группе входов третьего блока 26 перемножения, выходы первого аналого-цифрового преобразователя

15 соединены с первой группой информационных входов компаратора 7, вторая группа входов которого подключена к шине данных, а выход его соединен с шиной входных сигналов блока 5 управления, причем выход готовности результата первого аналого-цифрового преобразователя 15 соединен с входом разрешения выполнения операции компаратора 7, информационные выходы первого 17 и второго 18 регистров соединены с первой группой входов первого 24 и второй группой входов второго 25 блоков перемножения соот139051 5 ветственно, вторая группа входов первого 24 и первая группа входов второго 25 блоков перемножения соединены с шиной данных, а выходы их подключены к первой и второй группам входов второго сумматора 21 соответственно, информационные выходы первого 17 и второго 18 регистров соединены с первой и второй группами входов первого сумматора 4, первая и вторая » руппы входов третьего сумматора 22 соединены с шиной данных, выходы первого 4 и второго 21 сумматоров подключены к первым группам первого 27 и второго 28 блоков деления соответственно, вторые группы входов которых подключены к выходу третьего сумматора 22, а выходы соответственно соединены с информационными входами третьего 19 и четвертого

20 регистров, информационные выходы которых подключены к вторым группам входов третьего блока 26 перемножения и четвертого сумматора 23 соответственно, выход третьего блока 26 перемножения подключен к первой группе входов четвертого сумматора 23, выход которого соединен с первой группой входов блока 8 линеариэации, выход которого связан с входом блока

32 цифровой индикации, причем управляющие входы всех коммутаторов 6, 14, вход запуска второго аналого-цифрового преобразователя 16, входы разрешения записи всех регистров 17- 35

20, входы разрешения выполнения операций всех сумматоров 4, 21, 22, 23, блоков перемножения 24-26 и деления

27, 28, а также блок 3 1 коррекции погрешности от изменения температуры 40 свободных концов и блок 8 линеаризации связаны с шиной управления, выход завершения преобразования второго аналого-цифрового преобразователя 16, выходы подтверждения записи 45 всех регистров 17-20, выходы готовности результата всех сумматоров 4, 21, 22 и 23, блоков перемножения

24-26 и деления 27, 28, а также блок

31 коррекции погрешности от изменения gp температуры свободных концов и блок 8 линеаризации соединены с шиной входных сигналов блока 5 управления, причем блок 3 1 коррекции погрешности от изменения температуры свободных KQH 55 цов и блок 8 линеаризации связаны также с шиной данных.

Цепи питания, ручного управления и вывода информации о режимах работы устройства, вк»»ючаю»цие н себя пульт управления с органами управления, индикаторные табло "Режим — измерение", "Режим — калибровка", "Фаэо»»ь»й переход Т1", "Фаэовьп» переход Т2", на структурной схеме фиг. 1 не показаны.

Блок 3 1 коррекции (фиг. 2) погрешности от изменения температуры свободных концов содержит преобразователь 33 сопротивления н код, первьп»

34, второй 35 и третий 36 сумматоры, первый 37 и второй 38 блоки перемножения, причем вход преобразователя

33 сопротивления в код соединен с первой группой входов блока 31 коррекции погрешности от изменения температуры свободных концов, вторая группа входов которого соединена с первой группой входов третьего сумматора 36, выходы преобразователя 33 сопротивления в код соединены с вторыми группами нходов первого сумматора 34 и первого блока 37 перемножения, выходы первого сумматора подключены к первой группе входов первого блока

37 перемножения, выходы которого соединены с второй группой входов второго сумматора 35, выходы последнего подключены к второй группе. входов второго блока 38 перемножения, выходы второго блока 38 перемножения соединены с второй группой входов третьего сумматора 36, причем первые группы входов первого 34, второго 35 сумматоров и второго блока 38 перемножения подключены к шине данных, выходы готовности результата преобразователя 33 сопротивления в код, первого 34, второго 35, третьего 36 сумматоров и первого 37, второго

38 блоков перемножения подключены к соответствующим входам шины входных сигналон блока управления, вход разрешения преобразователя 33 сопротивления в код и входы разрешения выполнения операций первого 34, второго 35, третьего 36 сумматоров и первого 37, второго 38 блоков перемножения соединены с соответствующими выходами шины управления, а выходы третьего сумматора 36 являются выходами блока 31 коррекции погрешности от изменения температуры свободных концов термоэлектрических преобразователей.

Блок 8 линеаризации (фиг. 3) содержит четыре сумматора 39-42 и три блока 43-45 перемножения, причем

1390515 первые группы входов первого сумматора 39 и первого 43, второго 44 блоков перемножения соединены с второй группой входов блока 8 линеаризацни, 5 первая группа входов четвертого сумматора 42 соединена с первой группой линеаризации, выходы первого сумматора 39 соединены с второй группой входов первого блока 43 перемножения, 10 выходы которого подключены к первой группе входов второго сумматора 40, выходы второго сумматора 40 соединены с второй группой входов второго блока

44 перемножения, выходы которого сое-1 динены с первой группой входов третьего сумматора 41, выходы третьего сумматора подключены к первой группе входов третьего блока 45 перемножения, выходы которого соединены с вто- 2 рой группой входов четвертого сумматора 42, причем вторые группы входов первого 39, второго 40, третьего

41 сумматоров и третьего блока 45 перемножения соединены с шиной данных 25 выходы готовности результата всех сумматоров 39-42 и блоков 43-45 перемножения соединены с соответствующими входами шины входных сигналов блока управления, а их входы разрешения выполнения операций подключены к соответствующим выходам шины управления, причем выходы четвертого сумматора 42 являются выходами блока 8 линеаризации.

Блок 5 управления (фиг. 4) содер- 35 жит три двухвходовых 46-48 и четвертый 49 трехвходовой логические элементы И, первый 50 двадцатидвухвходовой и второй 51 двухвходовой логические элементы ИЛИ, схему 52 началь- 40 ной установки, счетчик 53 и постоянное запоминающее устройство 54, причем входы четырех логических элементов И 46-49 и входы первого логического элемента ИЛИ 50 соединены с ши- 45 ной входных сигналов блока 5 управления, выходы всех логических элементов И 46-49 соединены с остальными входами первого логического элемента ИЛИ 50, выход которого подключен 5р к счетному входу счетчика 53, первый вход второго логического элемента ИЛИ 51 соединен с шиной входных сигналов блока 5 управления, его второй вход подключен к выходу схемы 52 начальной установки, а выход соединен с входом начальной установки счетчика 53, информационные выходы которого соединены с адресными входами постоянного запоминающего устройства 54, причем выходы постоянного запоминающего устройства 54 соединены с соответствующими входами шины данных и шины управления.

Компаратор 7 (фиг. 5) содержит

M = (N/4 3 четырехразрядных узлов 55 сравнения, где N — - число разрядов сравниваемых кодов, причем первая группа входов компаратора объединяет первые группы входоввсех узлов

55-1, °,55-M сравнения, вторая группа входов компаратора объединяет вторые группы входов всех узлов 55-1,.... ...,55-Мсравнения, выходывсех узлов

55-1,...,55-М сравнения подключены к входам М-входового первого логического элемента ИЛИ 56, выход которого является выходом компаратора

7, причем каждый из узлов 55-1,... . ° ., 55-M сравнения содержит четыре ло" гических элементаИСКЛЮЧАЮЩЕЕ ИЛИ 5760, четыре логических элемента HE 61-64, первый 65, второй 66, третий 67, четвертый 68, пятый 69, шестой 70 трехвходовые логические элементы И, седьмой 71, восьмой 72, девятый 73, десятый 74, одиннадцатый 75, двенадцатый 76 двухвходовые логические элементы И, тринадцатый 77 четырехвходовой логический элемент И и второй четырехвходовой логический элемент

ИЛИ 78, первые выходы трех логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 57-60 соединены с первой группой входов каждого узда 55-1,...,55-М сравнения и с третьими входами первого 65, второго 66, третьего 67 и четвертого

68 логических элементов И соответственно, вторые входы всех логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 57-60, соединены с второй группой входов каждого узла 55-1,...,55-M сравнения, а выходы всех логических элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ 57-60 подключены к вторым входам первого 65, второго

66, третьего 67, четвертого 69 логических элементов И и к входам всех логических элементов НЕ 61-64 соответственно, выходы которых соединены с вторыми входами седьмого 71, восьмого 72, девятого 73, десятого 74 логических элементов И, первые входы которых соедин е ны с входом разрешения выполнения операции каждого узла

55-1,...,55-М сравнения, выход первого логического элемента И 65 соеди1390515 нен с первым входом второго логического элемента ИГП1 78, выход второго логического элемента И 66 соединен с вторым входом одиннадцатого логического элемента И 75, выход которо- 5

ro подключен к второму входу второго логического элемента ИЛИ 78, выход третьего логического элемента И 67 соединен с третьим входом пятого логического элемента И 69, выход

10 которого подключен к четвертому входу второго логического элемента ИЛИ

78, выход четвертого логического элемента И 68 соединен с третьим входом шестого логического элемента 15

И 70, вьмод которого подключен к второму входу двенадцатого логического элемента И 76, выход которого соединен с третьим входом второго логического элемента ИЛИ 78, выход седьмого логического элемента И 71 соединен с первыми входами одиннадцатого 75, двенадцатого 76, тринадцатого 77 и вторым входом пятого 69 логических элементов И, выход восьмого логического элемента И 72 соединен с первыми входами пятого 69, шестого 70 и вторым входом триннадцатого 77 логических элементов И, . выход девятого логического элемента 30

И 73 соединен с вторым входом шестого 7, и третьим входом тринадцатого

77 логических элементов И, выход десятого логического элемента И 74 соединен с четвертым входом тринадцато- 35 го логического элемента И 77, причем выход второго логического элемента

ИЛИ 78 является выходом каждого из узлов 55-1,...,55-М сравнения, вход разрешения выполнения операции пер- 40 вого узла 55-1 сравнения является входом разрешения выполнения операции компаратора 7, а вход разрешения выполнения операции i-го узла 55-i сравнения соединен с выходом тринад- 45 цатого логического элемента И 77 (i -1)-го узла сравнения 55-(i-1), где i = 2,...,М.

Первый коммутатор (фиг. 6) содержит два аналоговых компаратора 79. и 80, два аналоговых ключа 81 и 82, 50 два элемента И 83 и 84 и источник

85 опорного напряжения, причем первый 79 и второй 80 компараторы подключены первыми входами к источнику

85 опорного напряжения, а вторыми входами — соответственно к первому и второму входам коммутатора, их вьмоды соединены с первыми входами первого 83 и второго 84 элементов И соответственно, вторые входы которых соединены с управляющим входом коммутатора, а выходы — соответственно с управляющими входами первого и второго аналоговых ключей, подключенных сигнальными входами соответственно к первому и второму входам коммутатора, а выходы — к сигнальному входу коммутатора °

Устройство работает по алгоритму, показанному на фиг. 7. При первичном включении устройства реализуется операция чтения состояния пульта управления. В случае, если переключатель "Запрет калибровки" находится в состоянии "Выключен", т.е. калибровка разрешена, включается табло

"Режим — калибровка", далее по выходу 1 ШУ подается импульс, разрешающий работу коммутатора 6, который подключит к входу АЦП 15 выход усилителя 12 или 13 с положительным сигналом.

В следующем такте по выходу 2 ШУ поступает импульс запуска АЦП 15, осуществляющего преобразование усиленной разностной ЭДС в цифровой код, который подается на вход 1 компаратора 7. Одновременно на вход 2 компаратора 7 поступает код верхней границы Q, хранимый в ПЗУ БУ5. После окончания преобразования АЦП 15 импульс готовности результата подается на вход запуска компаратора 7, осуществляя тем самым разрешение операции сравнения. В случае, если выполняется условие N „ т, Q, отражающее наличие фазового перехода первого реперного материала, включается табло

"Фазовый переход Т1", на коммутатор

14 по выходу 1 шины управления подается импульс, устанавливающий его в положение, при котором через него на вход АЦП 16 подается ЭДС первorо

ТЭП Е,. Далее по выходу 3 ШУ на вход запуска АЦП 16 поступает импульс запуска и осуществляется преобразование сигнала Е,, в код, поступающий на вход блока БКПСК 31.

Затем сигналом по ШУ осуществляется запуск БКПСК 31 и выполняется его подпрограмма преобразования кода.

Преобразованный код с выхода

БКПСК 3 1 поступает на вход записи регистра (РГ) 17, по импульсу разрешения записи с выхода 10 ШУ осуществляется запись преобразованного кода в РГ 17. Далее осуществляется чтение

1390515

10 кода номинального значения ЭДС E 1|, при температуре Tl, хранимого в ПЗУ

БУ5, и вычисление в БКПСК 31 разности hE 1 = Е1 — E <„, В момент вычисления 4Е? на входы

2 БКПСК 31 поступает код E а с БУ

5 по ШД на БКПСК 31 поступает код

vE . Поступая на первый вход пере1Н множителя 38 и через сумматор 35 на второй вход перемножителя 38, код

4Г„ преобразуется в код E<„è посту1Н пает вместе с кодом Е, на соответст5

10 вующие входы сумматора 36. Результат вычисления в сумматоре 36 разности

AE заносится в регистр 17 ° Работа сумматоров 35 и 36, перемножителя

38 и регистра 17 разрешается сигналами управления, поступающими по ШУ с

БУ 5.

Далее снова осуществляется запуск раций до момента времени, когда будет выполнено условие N„ q Q. Если это условие выполняется, будет осуществлена последовательность операций получения новой повторной оценки погрешности дЕ„, которая и будет записана, в РГ 17. Если условие N4 lj Q

45 не будет выполнено, далее осуществляются операции разрешения коммутатора

6, подача на вход 2 компаратора 7 кода нижней границы P запуск компаратора 7 и проверка тем самым условия N > P. В случае, если зто условие выполняется, включается табло

"Фазовый переход Т2", коммутатор 14 переводится в состояние, разрешающее прохождение аналогового сигнала

Е (термо-ЭДС второго ТЭП) на вход

55

АЦП 15 сигналов по выходу 2 ШУ, по дача кода на вход 2 компаратора 7, запуск компаратора 7 и проверка тем самым условия N, 7g (. В случае, если это условие выполняется (фазовый пе-. реход при Тl продолжает протекать), происходит переход к команде нЗапуск

АЦП 15" и циклическое выполнение последующих операций до момента времени, когда условие N„ )< Q перестанет

30 выполняться. Это означает конец фазового перехода при Тl, после чего выключается табло "Фазовый переход Тl", осуществляется проверка условия "4Е определена", равнозначного условию 35

"Информация в РГ 17 записана". Если это условие не выполняется, осуществляется переход к команде Разрешение коммутатора 6" и дальнейшее ци-. клическое выполнение последующих опе- 40

АЦП 16, осуществляется запуск АЦП

16, запуск БКПСК 31, запись кода с выхода БКПСК 3 1 в РГ. 18, чтение кода номинального значения ЭДС Е при температуре Т иэ ПЗУ БУ 5, вычисление оценки погрешности HE °

При вычислении dE на входы 2

БКПСК 31 поступает код Е, на БКПСК

31 с БУ 5 по ШД поступает код ГЕ,1, Поступая на первый вход переножителя 38 и через сумматор 35 на второй вход перемножителя 38 код 4Г пре1н образуется в код Е и поступает вместе с кодом Е на соответствующие входы сумматора 36. Результат вычисления оценки погрешности ЛЕ заносится в регистр 18. Работа сумматоров 35 и 36 перемножителя 38 и регистра 18 определяется сигналами, поступающими по ШУ с БУ 5.

Далее осуществляется запуск АЦП

15, подача кода P на вход 2 коммутатора 7, запуск компаратора 7 и проверка тем самым условия N „ P. В случае, если условие выполняется, осуществляется переход к операции

"Запуск АЦП 15" и циклическое выполнение последующих операций до прекращения выполнения условия М „ Ъ Р, что будет означать окончание фазового перехода Т . После этого выключается табло "Фазовый переход T2", осуществляется проверка условия "hE, 8Е< определены" и в случае его выполнения выключается табло "Режимкалибровка", поскольку при получении оценок- 4Е, dE < операция калибрования считается завершенной.

Коды верхней и нижней границ (установки) Q u P определяются экспериментально. Поскольку значение раэностной термо-ЭДС и соответствующий ему код разностной термо-ЭДС на выходе АЦП 15 зависят от скорости нагрева калибратора и длительности фазового перехода реперного материала калибратора, которая, в свою очередь, зависит еще и от массы и удельной теплоемкости используемого в калибраторе реперного материала и тех же параметров самого калибратора и арматуры ТЭП, определение кодов P u Q расчетным путем нецелесообразно. После экспериментальной оценки максимального значения кода разностной термо-ЭДС в периоды протекания фазовых переходов реперных материалов при выполнении операции

1390515

12 калибровки в условиях конкретного объекта измерения и получелия экспериментальной оценки максимального отклонения этого кода от нулевого значения в периоды отсутствия фаэо5 вых переходов, значения кодов уставок О и P выбирают на промежутке между значениями полученных оценок.

При таком выборе уставок обеспечивается уверенное срабатывание компаратора 7 в периоды протекания фазовых переходов и исключаются его ложные срабатывания в периоды их отсутствия.

После режима Калибровка устрой11 11

15 ство переходит в основной рабочий режим "Измерение", при котором осуществляется измерение температуры с коррекцией погрешностей измерительного канала, оценка которых при двух значениях температуры получены в процессе калибровки. Включается табло

"Режим — измерение", включается табло цифровой индикации, подается импульс, разрешающий работу коммутатора 6, осуществляется запуск АЦП 15, подача кода верхней границы С1 на вход 2 ком паратора 7, запуск компаратора 7 и проверка тем самым условия Nn > Q В случае, если это условие выполняется, т.е. протекает фазовый переход при

Т1 в реперном материале калибратора первого ТЭП, коммутатор 14 переводится в состояние, при котором ЭДС

Еу второго ТЭП проходит на вход АЦП 35

16. Если условие N „ Q не выполняется, коммутатор 14 переводится в состояние, разрешающее прохождение

ЭДС Е, первого ТЭП на вход АЦП 16.

Проверка наличия фазовых переходов 40 в режиме измерения осуществляется с целью исключить использование сигналов ТЭП в моменты протекания фазовых переходов в их реперных материалах, которое привело бы к получению 45 ложных результатов измерения. Тем самым обеспечен выбор для дальнейшей обработки сигнала ТЭП, в реперном материале которого в данный момент не протекает процесс фазового пере- 5р хода, и, в конечном счете, реализована возможность непрерывного измерения температуры даже в случае, когда значения температуры фазовых переходов лежат в рабочем диапазоне измеря- 55 емой устройством температуры.

Далее осуществляется запуск

АЦП 16, запуск БКПСК 31, чтение кодов оценок погрешностей dF. dE < иэ

РГ 17 и 18 по сигналам с ШУ, разрешение выполнения операций перемножения перемножителей 24 и 25, разрешения операций суммирования сумматоров

4, 21 и 22,разрешение операций деления делителей 27 и 28, .запись промежуточных результатов в регистры 19 и 20, разрешение умножения перемножителя 26, разрешение суммирования сумматора 23. Перечисленные элементы реализуют вычисление скорректированного значения кода N(E ) по формуле

N(E ) = N(E) + N(E ), где N(E) — значение кода основного измерительного сигнала на выходе EKIICK 31

N(E„ )- значение кода коррекции, Мор равное

N(Екор) A + где А,  — постоянные коэффициенты, вычисляемые в процессе работы устройства по формулам

ЯЕ „Еун-дЕя Е н

Е н Е н аЕ -0Е

В

Е н -Е н

DE, dE — оценки погрешности измерительного канала при температурах Т1 и Т2 соответственно;

Е„„, Е н — номинальные значения термо-ЭДС первого и второго

ТЭП при температурах Т1 и Т2 соответственно.

Операнды лЕ,, 6Ед хранятся в регистрах 17 и 18. Операнды Е,д, Е „ хранятся в ПЗУ БУ 5 и поступают на входы БКПСК 31, перемножителей 24 и 25 и сумматора 22 по шине данных

ЩД. Разность Е „ -Е,„ вычисляется сумматором 22 по поступающим на его входы кодам Е„„, Е <и по ШД. Работа сумматора 22 разрешается управляющим сигналом с БУ, поступающим по ШУ.

Вычисленное значение разности поступает на вторые входы делителей 27 и

28, на первые входы которых поступает сигнал 1Е, -dE g с выхода сумматора 4.

1390515

Разность (лЕ,F. „-ЛЕ < F, ) вычисляется сумматором 2 1 ° Значения коэффициентов A и В- после их вычисления хранятся в регистрах 20 и 19 соответственно. Блоком 26 перемножения реа5 лизуется функция умножения кода измеренного значения термо-ЭДС Е на коэффициент В, сумматором 23 реализуется функция суммирования полученного 10 результата В"Е с коэффициентом А.

Результат с сумматора 23 поступает на вход 1 блока линеариэации, который по сигналу запуска с ШУ выполняет подпрограмму линеаризации измерительного 1 сигнала. Результат преобразования поступает на вход БЦИ 32, который в режиме циклического запуска осуществляет индикацию скорректированного текущего значения измеряемой температуры.

БКПСК 31 работает следующим образом. Преобразователь 33 сопротивления в код преобразует аналоговое значение сопротивления термопреобразователя 29 сопротивления в цифровой код

N температуры свободных концов ТЭП

1 и 9. Сумматоры и блоки 34, 35, 37, 38 умножения реализуют вычисление полинома от Nz.

A((À + N))N ) + А ) ф где А „ А „ А — постоянные коэффициенты, характеризующие вид термометрической характеристики термопре- 35 обраэователя сопротивления.

Сумматор 36 осуществляет сложение полученного значения с цифровым кодом измерительного сигнала, снятым

-с аналого-цифрового преобразователя 40

16. Запуск каждого блока осуществляется по сигналам с шины управления блока управления, а сигналы окончания работы каждого блока подаются на шину входных сигналов блока уп- 45 равления. Коэффициенты полинома поступают на соответствующие блоки из шины данных блока управления.

Блок 8 линеаризации работает следующим образом. 50

Сумматоры и перемножители 39, 40, 41,43,44,45 реализуют вычисление полинома от значения Х, поступающего с выхода БКПСК 31:

Х = В,(((В, + Х)Х + В )Х + В,),55 где В„, В, В,, — постоянные коэффициенты, характеризующие вид термометрической характеристики термоэлектрических преобразователей 1 и 9.

Сумма 42 осуществляет сложение полученного значения со значением, поступающим с сумматора 23. Запуск каждого блока осуществляется по сигналам с шины управления блока управления, а сигнал окончания работы каждого блока подается на шину входных сигналов блока управления. Коэффициенты полинома поступают на соответствующие блоки из шины данных блока управления.

Блок 5 управления работает следующим образом. Сигналы с шины входных сигналов блока управления подаются через элементы И 46, 47, 48 и 45 непосредственно на схему ИЛИ 50, что вызывает на ее выходе появление единичного сигнала, который, поступая на вход С счетчика 53, переводит его на следующий адрес. Соответственно на шине управления и шине данных блока управления появляется информация, записанная в очередном адресе ПЗУ 54.

Схема начальной установки (СНУ) при включении устройства устанавливает через элемент ИЛИ 51 счетчик 53 в начальное положение. Последний сигнал с шины входных сигналов блока управления, означающий, что закончило работу последнее устройство измерительного канала, через элемент ИЛИ 51 также устанавливает счетчик 53 в начальное положение.

Компаратор 7 работает следующим образом. На первую и вторую группы входов компаратора 7 поступают сравниваемые коды Х(х „ х< .. °, х„) и (уг, у2, y„) По сигналу по ступающему на вход запуска, компаратор 7 осуществляет сравнение кодов

Х и Y.

Поразрядное сравнение кодов х . и

1 у; (i = 1, 2, ..., N) осуществляется в соответствующих узлах 55 сравнения посредством соответствующих логических элементов ИСКЛ1ОЧАКВ!ЕЕ ИЛИ 57-60, элементов НЕ 61-64, трехвходовых элементов И 65-68 и двухвходовых элемеHтов И 71-74. Трехвходовые элементы

И 69 и 70, двухвходовые элементы

И 75 и 76 и четырехвходовые элементы

1390515

И 77 и ИЛИ 78 служат для формирования сигналов результата сравнения н узле

55 сравнения.

В случае равенства кодов X u Y сигналы единичного уровня, появля5 ющиеся на выходах элементов НЕ 61-64 через двухвходовые элементы И 71-74 поступают на входы четырехвходового элемента И 77. На выходах трехвходовых элементов И 65-69 присутствуют сигналы нулевого уровня, вызывающие появление сигнала нулевого уровня на выходе четырехвходового элемента ИЛИ 78, а тем самым и

15 на выходе многовходового элемента

ИЛИ 56, В случае неравенства кодов Х и Y хотя бы в одном из разрядов х; и у; на выходе соответствующего элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ появится сигнал единичного. уровня, а на выходе соответствующего элемента НŠ— сигнал нулевого уровня. В результате сигнал нулевого уровня поступит на соответствующий вход четырехвходового элемента И 77. На выходе последнего появит ся сигнал нулевого уровня, блокирующий работу последующих узлов сравнения, младших по отношению к тому уз30 лу, в котором произошло несравнение кодов X - и У .. В случае, если Х

1 1 1 (Y ., на все входы четырехвходового элемента ИПИ 78 в соответствии с логикой работы двухвходовых элементов

И 75 и 76 и трехвходовых элементов

И 69 и 70 поступят сигналы нулевого уровня. В результате на все входы многовходового элемента ИЛИ 56 поступают сигналы нулевого уровня. На выходе устройства будет сигнал нулевого уровня.

В случае, когда х; у;, на выходе соответствующего трехвходового элемента И 65-68 появится сигнал единичного уровня, поступающий на один 45 из входов четырехвходового элемента

ИЛИ 78. В результате на соответствующий вход многовходового элемента

ИЛИ 56 поступит сигнал единичного уровня. На выходе устройства появит- 50 ся сигнал единичного уровня, свидетельствующий о том, что Х ) Y °

По окончании сигнала запуска на .выходе компаратора 7 устанавливается сигнал нулевого уровня. 55

Длительности импульсов разностной термо-ЭДС находятся в строгом соответствии с длительностью процессов фазовых переходов, которая, н свою очередь, определяется массой реперных материалов и другими постоянными факторами. Амплитуда импульсов определяется характером изменения температуры объекта измерения

T(i) во времени. В случае наличия периода стабильности температуры измерительных зондов импульсы разностной термо-ЭДС не будут сформированы, что позволяет вести нагрев и охлаждение объекта измерения по произвольному закону изменения температуры во времени. Обеспечиваемая при этом высокая достоверность распознавания моментов начала и конца процессов фазовых переходов реперных материалов дает возможность исключить необходимость использования нагревателя, задающего режим изменения температуры и совместить во времени режимы калибрования и измерения, делая процесс измерения температуры непрерывным.

Для этого целесообразно использовать реперные материалы с температурами фазового перехода, лежащими вблизи границ диапазона измерения температуры и за его пределами. Последний фактор значительно повьппает точность оценки погрешности ТЭП, поскольку ее значение оценивается при температурах, близких к измеряемым. Вместе с тем обеспечивается возможность автоматического перехода от режима калибрования к режиму измерения, и наоборот, без перерыва процесса измерения температуры, используя в качестве начала и конца фазовых переходов импульсы разностной термо-ЭДС. В случае одновременного выполнения процессов самокалибрования и измерение температуры в течение времени, когда в одном из реперных материалов протекает процесс фазового перехода, осуществляется посредством измерения термо-ЭДСдругого ТЭП. После однократного выполнения процесса самокалибрования и получения численных оценок погрешностей ТЭП при двух значениях температуры процесс измерения температуры выполняется путем измерения термо-ЭДС первого или второго ТЭП с коррекцией его собственной погрешности при помощи суммирования с основным измерительным сигналом напряжения поправки.

Таким образом, предлагаемое устройство обеспечивает формирование

17

18 тестового калибровочного сигнала, текущий контроль разностной ЭДС обеспечивает выделение достоверного признака моментов начала и конца фазовых переходов, а измерение в течение фа5 зовых переходов термо-ЭДС первого и второго ТЭП позволяет получить численные оценки погрешности измерительного канала при двух значениях темпе- 10 ратуры. Собственно измерение температуры, как было указано, осуществляется непосредственным измерением термоЭДС первого или второго ТЭП.

Ф о р м у л а и з о б р е т е н и я

1. Устройство для измерения температуры, содержащее два идентичных термоэлектрических преобразователя, первые одноименные свободные концы которых соединены между собой, а рабочие спаи размещены в калибраторах, состоящих из конструктивно объедпнепных с измерительными зондами наконечников с герметичными полостями, заполненными двумя различными веществами с известными значениями температуры фазового перехода, первый коммутатор, выход которого подключен к входу первого аналого-цифро30 ного преобразователя, второй аналогоцифровой преобразователь, компаратор, блок цифровой индикации, первый и второй регистры, три сумматора и блок линеаризации, о т л и ч а ю- 35 щ е е с я тем, что, с целью повышения точности измерения и повышения быстродействия, в него введены третий и четвертый регистры, четвертый сумматор, три блока перемножения, два 40 блока деления, блок коррекции погрешности от изменения температуры свободных концов термоэлектрических преобразователей, термопреобразователь сопротивления для измерения тем- 45 пературы свободных концов термоэлектрических преобразователей, размещенный совместно с ними в блоке уравнивания температуры, первый и второй дифференциальные усилители постоянно- 50 го тока, выходы которых соединены с сигнальными входами первого коммутатора, неинвертирующие входы подключены соответственно к вторым свободным выводам термоэлектрических преоб-55 разователей, соединенных соответственно с инвертирующими входами второго и первого дифференциальных усилителей постоянного тока и подключенных к сигнальным входам второго коммутатора, сигнальный выход которого соединен с первым входом второго аналого-цифрового преобразователя, второй вход которого соединен с первыми свободными концами термоэлектрических преобразователей, а выходы подключены к второй группе входов блока коррекции погрешности от изменения температуры свободных концов термоэлектрических преобразователей, вторая группа входов которого соединена с термопреобразователем сопротивления, а выход подключен к первой группе входов третьего блока перемножения, к второй группе входов блока линеаризации и к информационным входам первого и второго регистров, информационные выходы которых соединены с первой и второй группами входов первого сумматора соответственно и с первой группой входов первого и второй группой входов второго блоков перемножения соответственно, вторая группа. входов первого и первая группа входов второго блоков перемножения соединены с шиной данных блока управления, а выходы их подключены к первой и второй группам входов второго сумматора, выходы первого и второго сумматоров подключены к первым группам входов первого и второго блоков деления соответственно, вторые группы входов которых подключены к выходу третьего сумматора, первая и вторая группы входов которого соединены с шиной данных, выходы первого и второго блоков деления соединены соответственно с информационными входами третьего и четвертого регистров, информационные выходы которых подключены к второй группе третьего блока перемножения и второй группе входов четвертого сумматора, первая группа входов которого соединена с выходом третьего блока перемножения, а выход соединен с первой группой входов блока линеаризации, выход которого соединен с входом блока цифровой индикации, при этом выходы первого аналогоцифрового преобразователя соединены с первой группой информационных входов компаратора,вторая группа входов которого подключена к шине данных блока управления, а выход его соединен с шиной входных сигналов блока управления, причем выход готовности результата первого аналого-цифрового преобразователя соединен с входом

19 разрешения выполнения операции компаратора,, а управляющие входы всех коммутаторов, вход запуска второго аналого-цифрового преобразователя, входы разрешения записи всех регистров, входы разрешения выполнения операций всех сумматоров блоков перемножения и деления, а также блок коррекции погрешности от изменения температуры свободных концов и блок линеаризации связаны с шиной управления, выход завершения преобразования второго аналого-цифрового преобразователя, выходы подтверждения записи всех регистров, выходы готовности результата всех сумматоров, блоков перемножения и деления, а также блок коррекции погрешности от изменения температуры свободных концов и блок линеаризации соединены с шиной входных сигналов блока управления, к шине данных которого подключен блок коррекции погрешности от изменения температуры свободных KOHцов и блок линеаризации.

2. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что блок кор- рекцйи погрешности от изменения температуры свободных концов содержит первый и второй блоки перемножения и преобразонатель сопротивления в код, входы которого являются первой группой входов блока коррекции погрешности от изменения температуры свободных концов, а выходы соединены с вторыми группами входов первого сумматора и первого блока перемножения, первая группа входов которого соединена с выходами первого сумматора, а выходы подключены к второй группе входов второго сумматора, выход которого соединен с второй группой входов второго блока перемножения, выходы которого подключены к второй группе входов третьего сумматора, выход и первая группа входов которого являются соответственно выходом и второй группой входов блока коррекции погрешности от изменения температуры свободных концов, при- 50 чем первые группы входов первого и второго сумматоров и второго блока перемножения подключены к шине дан,ных, выходы готовности результата преобразователя сопротивления в код 55 первого, второго и третьего сумматоров и первого и второго блоков перемножения подключены к соответствующим входам шины входных сигналов блока управления, вход разрешения преобразования преобразователя сопротивления н код и входы разрешения выполнения операций перного, второго, третьего сумматоров и первого и второго блоков перемножения соединены с соответствующими выходами шины управления.

3, Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок линеаризации содержит четыре сумматора и три блока перемножения, при этом выходы первого сумматора соединены с второй группой входов первого блока перемножения, выходы которого соединены с первой группой нходов второго сумматора, выходы второго сумматора подключены к второй группе входов второго блока перемножения, выходы которого соединены с первой группой входов третьего сумматора, выходы третьего сумматора подключены к перной группе входов третьего блока перемножения, выходы которого соединены с второй группой входов четвертого сумматора, выход которого является выходом блока линеаризации, первой группой нходон которого является первая группа входов четвертого сумматора, а второй группой входов первые группы входов первого сумматора и первого и второго блоков перемножения, прйчем вторые группы входон первого, второго, третьего сумматоров и третьего блока перемножения соединены с шиной данных, выходы готовности результата всех сумматоров и блоков перемножения соединены с соответствующими входами шины входных сигналов блока управления, а их входы разрешения выполнения операций подключены к соответствующим выходам шины управления.

4. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок управления содержит три двухвходовых и четвертый трехвходовый логические элементы И, первый двадцатиднухвходовый и второй — двухвходовый логические элементы ИЛИ, схему начальной установки, счетчик и постоянное запоминающее устройство, причем входы четырех логических элементов И и входы первого логического элемента

ИЛИ соединены с шиной входных сигналов блока управления, выходы всех логических элементов И соединены с остальными входами первого логичес1390515

22

21 кого элемента ИЛИ, выход которого подключен к счетному входу счетчика, первый вход второго логического элемента ИЛИ соединен с шиной входных сигналов блока управления, его вто5 рой вход подключен к выходу схемы начальной установки, а выход соединен с входом начальной установки счетчика, информационные выходы кото- 10 рого соединены с адресными входами постоянного запоминающего устройства, причем выходы постоянного запоминающего устройства соединены с соответствующими входами шины данных и шины управления °

5. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что компаратор содержит M = kN/43 четырехразрядных узлов сравнения, где N — - число разрядов сравниваемых кодов, причем первая группа входов компаратора объединяет первые группы входов всех узлов сравнения, вторая группа входов 25 компаратора объединяет вторые группы входов всех узлов сравнения, выходы всех узлов сраннения подключены к входам M-нходового первого логического элемента ИЛИ, выход которого янляется выходом компаратора, причем каждый из узлов сравнения содержит четыре логических элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, четыре логических элемента

HF., первый, второй, третий, четвертый, пятый, шестой трехвходовые логи- З5 ческие элементы И, седьмой, восьмой, девятый, десятый, одиннадцатый, двенадцатый днухвходовые логические элементы И, тринадцатый четырехвходовый логический элемент И и второй четырех«40 входовый логический элемент ИЛИ, первые выходы всех логических элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с первой группой входов каждого узла сравнения и с третьими входами первого, второго, третьего и четвертого логических элементов И соответственно, вторые входы всех логических элементов ИСКЛЮЧАКЗЦЕЕ ИЛИ соединены с второй группой входов каждого узла срав- 50 нения, а выходы всех логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к вторым входам первого, второго, третьего, четвертого логических элементов И и к входам всех логических элементов НЕ соответственно, выходы которых соединены с вторыми входами седьмого, восьмого, девятого, десятого логических элементов И, первые входы которых соединены с входом разрешения выполнения операции каждого узла сравнения, выход первого логического элемента И соединен с первым входом второго логического элемента

ИЛИ, выход второго логического эле-. мента И соединен с вторым входом одиннадцатого логического элемента

И, выход которого подключен к второму входу второго логического элемента ИЛИ, выход третьего логического элемента И соединен с третьим входом пятого логического элемента И, выход которого подключен к четвертому входу второго логического элемента

ИЛИ, выход четвертого логического элемента И соединен с третьим входом шестого логического элемента И выход которого подключен к второму входу двенадцатого логического элемента И, выход которого соединен с третьим входом второго логического элемента ИЛИ, выход седьмого логического элемента

И соединен с первыми входами одиннадцатого, двенадцатого, тринадцатого и вторым входом пятого логических элементов И, выход восьмого логического элемента И соединен с первыми входами пятого, шестого и вторым входом тринадцатого логических элементов

И, выход девятого логического элемента И соединен с вторым входом шестого и третьим входом тринадцатого логических элементов И, выход десятого логического элемента И соединен с четвертым входом тринадцатого логического элемента И, причем выход второго логического элемента ИЛИ является выходом каждого из узлов сравнения, вход разрешения выполнения операции перного узла сравнения является входом разрешения выполнения операции компаратора, а вход разрешения выполнения операции i-ro узла сравнения соединен с выходом Тринадцатого логического элемента И (i-1)-го узла сравнения, где i = 2,...,М.

1390515

1390515 шд! 390515

1390515

ЮнА. ma Ао, Раз. нерек. 77

ыНА. ma гго . Рюиг1-и.7гге

Иачаю

Номицт, 14

Е на Рх. АЦ17 1Ю нн, ma no.РЕж - нОАибР чл7еиие луль7а УлРО&еииЯ

ыю ma no цир. иноииаци

Jan сИА Р7 rb

Jan снЮН77И

Janus РГЯ

Упоение 77ЗУ бу5(F> ноч!. обреа ножку

n7an7 oga b

ЬпЕииС 1739

БУ5 (Fg нон1

Юа77усн Aq!r 15

Bb чисА. аEg

Devvvcn aFg

Januco ее

7О avaна к комг7,7 нада д

3anucb .ь &

КЛ п7О г7О, Ретин-и г1е заг7 уск нонл 7

Заг7 cNA A/5

3ап си Ац171

7О ача На Х. номг7. 7 кодой

r7opava zgg, 27нrо ю, 7нооа

r7нл. mo no цидк индиноц

Jan сн ноггл.

an сн ноггд7

Paapeueuur но нута7ооа б

А л вР

А

7I/,à

Него

Jan СНАц 1S

17о ачано х. нам.т 7нода 0.7ОЕЫ КОМЛ по ava но к

7ro n. 7 ноУа Р

Нет

НЕг77 заГ7 СН НОГЮ.

Вега, ma 1о е ад. г7ЕР ЕК. 72 7хп. та Ао

Фта7 77ЕРек.71

pan си ноиа

Аа

N r Р

Нег77

em хогг.иуг77 ивЂ

Е, иа & Ю/П1

h oí ÷ón7. 1

F, иа Фк. А1/П1

3 angry А /77 16 оьгнн. ma 2о рсж -налиОр.

gon сибЯпсн

menue РГ17 1 умнолч, п2е, 25 и,иирГФ 21 22

Ден 327 26

3anuro РГ1 2

9ю ои, 7726

Гурииp Е 27

Зап си бг78.Уа лусн бии 32 алдиноци77 Т) Фиг. 7

Составитель В. Куликов

Техред М.Ходанич Корректор В. Гирняк

Редактор i:;. Пекарь

Заказ 1760/42 Тираж 607 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

3алре rrет иал бробни

&А7ОЧ1

ЬН77, mo . ьа,7, еРЕК. Tf

КаммУг7. 1Чf иа дк. АЦП-1

3ап сн А1р7

ЛГл сиОНЛСН31 .7аюисЬ РГ 1

Hem е

FZ О77рЕОЕены

Аа