Устройство для передачи информации псевдослучайными сигналами

 

Изобретение относится к радиотехнике . Цель изобретения - повьпиение быстродействия и надежности работы путем исключения нерабочих тактов из формируемой последовательности и сбойных ситуаций. Устр-во содержит RS-триггер (т) 1, регистр (Р) 3 сдвига, сумматор 6 по модулю два, инвертор 7, генератор 8 тактовых импульсов , двоичный счетчик (ДС) 9, блок 10 сравнения кодов, блок 17 ввода шифра, шифратор 18, эл-т ИЛИ-НЕ 19, блок 20 инверторов, блок 21 Т. Введены ключи 2 и 3, эл-т 4 запрета, RS-T 11 и 16, блок 12 вьаделения 1-го и последнего импульсов серии, эл-т ИЛИ 13, два Формирователя коротких импульсов (ФКИ) 14 фронта, два ФКИ 15 среза. Повышение быстродействия имеет место вследствие того, что все цифровые эл-ты устр-ва, в частности ДС 9, обнуляются последним импульсом (фронтом) сформированной последовательности тактовых импульсов, не дожидаясь переполнения ДС 9, а также потому, что исключается дополнительное время на запись сигнала сообщений в блок 17, т.к. это время выделяется между срезом 1-го и фронтом последнего импульсов тактовой серии. Сбойные ситуации исключаются за счет запрета подачи тактового импульса на Р 5 во время записи в него сигнала сообщения и за счет исключения записи в блок 17 в моменты времени, когда на него подаются сигналы Считьша I111I на ние и Сброс. При подаче 1 вход Стоп устр-ва, RS-T 11 переходит в состояние О, ключ 2 закрывается , прекращая прохождение тактовых импульсов с генератора 8. 3 ил. Aofxoff (Л со ) ю О5 кэ ел Фм./

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК l) 4 Н 04 L 25/08

/ сг, „, 1

ОЛИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР пО делАм изОБРетений и ОтнРытий (21) 4160637/24-09 (22) 19.11.86 (46} 30.04.88. Бюл. 9 16 (72) С.А.Есельсон (53) 621 394.61(088.8) (56) Авторское свидетельство СССР

У 1177940, кл. Н 04 L 25/08, 1984. (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ИНФОРМАЦИИ ПСЕВДОСЛУЧАЙНЫМИ СИГНАЛАМИ (57) Изобретение относится к радиотехнике. Цель изобретения — повышение быстродействия и надежности работы путем исключения нерабочих тактов из формируемой последовательности и сбойных ситуаций. Устр-во содержит RS-триггер (Т) 1, регистр (Р) 5 сдвига, сумматор 6 по модулю два, инвертор 7, генератор 8 тактовых импульсов, двоичный счетчик (ДС) 9, блок 10 сравнения кодов, блок 17 ввода шифра, шифратор 18, эл-т ИЛИ-НЕ

19, блок 20 инверторов, блок 21 Т, Введены ключи 2 и 3, эл-т 4 запрета, RH-> Il н 16, 6лок 12 выделения 1-ro и последнего импульсов серии, эл-т

„„80„„1392625 А1

WIH 13, два *ормирователя коротких импульсов (ФКИ) 14 фронта, два ЬКИ

15 среза. Повышение быстродействия имеет место вследствие того, что все цифровые эл-ты устр-ва, в частности

gC 9, обнуляются последним импульсом (фронтом) сформированной последовательности тактовых импульсов, не дожидаясь переполнения ДС 9, а также потому, что исключается дополнительное время на запись сигнала сообщений в блок 17, т.к. это время выделяется между срезом 1-ro и фронтом последнего импульсов тактовой серии.

Сбойные ситуации исключаются sa счет запрета подачи тактового импульса на

Р 5 во время записи в него сигнала соо. щения и за счет исключения записи в блок 17 в моменты времени, ког11 да на него подаются сигналы Считывание" и "Сброс . При подаче "1" на вход "Стоп" устр-ва, RH-T ll переходит в состояние "0", ключ 2 закрывается, прекращая прохождение тактовых импульсов с генератора 8, 3 ил.

1392625

Изобретение относится к радиотехнике и может быть использовано при передаче потоков информации, характеризующихся определенной статичес5 кой иэбыточностьюе

Цель изобретения — повьппение быстродействия и надежности работы путем исключения нерабочих тактов иэ формируемой последовательности и сбойных ситуаций.

На фиг.l представлена структурная электрическая схема устройства для передачи информации псевдослучайными сигнала; на фиг„2 — структурная 15 электрическая схема блока ввода шифра; на Фиг,3 — структурная электрическая схема иннертора.

Устройство содержит первый RSтриггер 1, первый 2 и второй 3 ключи, 20 элемент ЗАПРЕТ 4, регистр 5 сдвига, сумматор 6 по модулю дна, инвертор

7, генератор 8 тактовых импульсов, двоичньп счетчик 9, блок 10 сравнения кодов, нторой ВЯ-триггер 11, блок 12 вьщеления первого и последнего импульсов серии, элемент ИЛИ !

3, первый 14-1 и второй 14-2 формирователи коротких импульсов Фронта, первый 15-1 и второй 15-2 Формирователи коротких импульсов среза, третий Ро-триггер 16, блок 17 ввода шифра, шифратор 18, элемент ИЛИ-НЕ

19, блок 20 инверторон, инверторы

20-1, 20-2,..., 20-к, блок 21 тригге- 35 рон, триггеры 21 — I, 21-2,...,21-к.

При этом блок 17 ввода шифра содержит в каждом канале RS-триггер 22, первый элемент ИЛИ 23, первый элемент

И 24, второй элемент ИЛИ 25, второй 40 элемент И 2б, третий элемент И 27, четнертый элемент И 28, повторитель

29 напряжения. Инвертор 7 содержит элемент ЗАПРЕТ 30, элемент ИЛИ 31, ключ 32, инвертор 33. 45 устройство для передачи информации псевдослучайными сигналами работает следующюю образом.

В занисимости от нужной длины отрезка псевдослучайной последовательности (ПСП) н блоке 21 триггеров установка длины отсечки ПСП записывает н двоичном коде число элементарных сигналов (раэрядон). Информация из блока ?1 поступает параллельным кодом в блок ?О, где она иннертируетя, и далее подается на нходы блока 10, Перед началом работы цифровые

1лементы устройства обнуляются подачей сигнала "1" на вход "Установка нуля". Пуск устройства осуществляется подачей сигнала "1" на Б-вход второго RS-триггера 11, на ньмоде которого формируется напряжение, открывающее первый ключ 2, на выходе которого появляются тактовые импульсы, генерируемые генератором 8, которые поступают на вход первого ключа

2, с вьмода которого, если устройство нключено н режим "Пуск", подаются на вход второго ключа 3 и через него — на вход двоичного счетчика 9.

Последний подсчитывает количество тактовых импульсов и вьщает информацию в параллельном коде на блок

10. При совпадении дноичньж кодов, поданных на входы блока 10, он вьщает сигнал "1" на первый RS-триггер 1, который переходит из состояния "0" в состояние "1". До тех пор, пока первый RS-триггер I находится в состоянии "0", т.е. до прихода сигнала

"1" на его вход, с инверсного выхода первого RS-триггера 1 сигнал "!" поступает на управляющий вход второго- ключа 3, разрешая прохождение через него тактовых импульсов. При поступлении на S-вход первого RSтриггера 1 сигнала "1" с выхода блока 10 он выдает по инверсному выходу сигнал "0", запрещающий прохождение через второй ключ 3 тактовых импульсов с генератора 8, прошедших через открытый первый ключ 2. С выхода второго ключа 3 сформированная последовательность (серия) тактовых импульсов поступает на входы элементы

ЗАПРЕТ 4 и блока 12 для выделения первого и последнего импульсов в серии. Выделенный первый импульс серии передним фронтом через первый формирователь коротких импульсов фронта

14-1 запускает в режим "Считывание" блок 17 и одновременно на время, необходимое для считывания информации и ввода ее в параллельном коде через шифратор 18 в регистр 5, переводит элемент ЗАПРЕТ 4 в запертое состояние, чем предотвращается прохождение тактового импульса на тактовый (сдвигающий) вход регистра 5 и исключается воэможность сбойной ситуации. После окончания записи информации запрет снимается и регистр 5 переходоит в режим сдвига записанного содержимого.

Выделенный на втором входе блока

12 последний импульс через элемент

3 13

HJIH 13, на второй вход которого (пр— ред началом работы) подается сигнал

"1" с входа "установка нуля" устройства, поступает на R-вход двоичного счетчика 9 и обнуляет его, на R-вход первого RS-триггера 1 и переводит его в положение "0", подготавливая к очередному рабочему циклу, и на Бвход регистра 5, прекращая его работу по формированию, совместно с сумматором 6, включенным н цепь обратной связи, псевдослучайной последовательности. На S- u R-входы третьего RS-триггера 16 поступают короткие положительные импульсы соответственно с первого формирователя

15-1 коротких импульсов среза и второго формирователя 14-2 коротких импульсов фронта, поэтому на прямом выходе третьего RS-триггера 16 образуется положительный импульс напряжения, длительность которого равна времени между срезом первого и фронтом последнего импульсов последовательности. Этим импульсом блок 17 переводится (по синхронизирующему входу) в режим приема информации очередного сообщения, т.е. для приема информации дополнительного времени не требуется.

В блоке 17 повторители 29 напряжения обеспечивают развязку между цепью, по которой íà R-входы триггеров 22 поступает сигнал "Сброс", и входами ввода информации на R-входы этих триггеров.

1:сходя из необходимости передачи того или иного сообщения в блоке 17 на один из триггеров 27 подается сигнал, Если сигнал подан в промежуток времени, когда блок 17 открыт, по синхронизирующему входу, соответствующий триггер 22 принимает и запоминает полученную информацию. Каждый триггер 22 обеспечивает задание двух сообщений: соответственно при подаче сигнала на S-вход (установки в "1") и на R-вход (установки и "0"), Если сигнал поступает на S-вход, то блок

)7 по сигналу "Считывание" вьщает

tf ll сигнал 1 н а один и з входов шиф р а тора 1 8, с выхода которого в регистр 5 в параллельном коде поступают первые разряды отрезка П СП .

Таким образом, шифратор 1 8 з ад я е т начальные условия дл я работы р е гис тра 5 . Одн о н р еме нно блок 1 7 ныд а е т и r1 сигнал 1 на один из входов элемента ИЛИ-HF. 19, который подает сигнал

rr2625

"О" пя вход пнвертора 7 и включает

?0

?!i

55 р r ä

Если сигнал поступает ня Б-вход, то блок 17 по сигналу "Считывание", выдает пя один из входов шифратора

18 сигнал 1, я ня один из входов элемента 11ЛИ-HF, 19 — сигнал "О ° С выходя элемента И&I-HF. 1С1 ня управляющий вход инвертора 7 поступает сигнал 1, выключающий инвертор

Регистр 5 осуществляет сдвиг записанной в нем последовательности в моменты времени, определяемые поступлением ня его первый вход тактовых импульсон с выхода второго ключа 3 через открытый элемент ЗАПРЕТ 4. В сумматоре 6 происходит сложение по модулю два соответствующих разрядов, например третьего и пятого разрядов регистра 5. С выхода сумматора 6 информация записынается н первый разряд регистра 5. С выхода регистра 5 элементарные сигналы поступают на информационный вход иннертора 7.

Если на управляющий вход инвертора 7 подан с выхода элемента ИЛИ-НЕ

19 сигнал "1", то последовательность формируется без инверсии. Если же на его вход подан сигнал 0, то происходит инверсия элементарных сигналов ПСП. С выхода инвертора 7 в линию связи или на вход радиопередаюruerî устройства поступает соответственно прямая или инверсная последовательность.

Инвертор 7 работает следующим образом.

Если ня информационный вход поступает сформированная ПСП, а на управляющий вход — сигнал "1", элемент 3AIIPFТ 30 заперт и инвертированная иннертором 33 ПСП на первьп вход элемента ИЛИ 31 и на выход инвертора 7 не поступает, Ключ 32 при этом открыт и неиннертируемая ПСП через элемент ИЛИ 31 поступает на выход инвертора 7.

Если же ня управляющий вход подан сигнал "О", ключ 32 заперт и неинвертировянная ПОП не поступает на выход, а элемент ЗАПРЕТ 30 открыт и инвертируемая иннертором 33 ПСП через элемент ИЛИ 31 проходит на выход инверторя 7.

При этом повьппение быстродействия имеет место вследствие того> что все цифровые элементы устройства, в частности двоичный счетчик 9, обнуля1392625

5 ются последним импульсом (фронтом) сформированной последовательности тактовых импулвсов, не дожидаясь переполнения двоичного счетчика 9, а также потому, что исключается дополнительное время на запись сигнала сообщения в блок 17, так как это время выделяется между срезом первого и фронтом последнего импульсов тактовой серии, т.е. практически в течение всего времени формирования ПСП и выдачи ее в линию связи. Сбойные ситуации исключаются эа счет запрета подачи тактового импульса на вход регистра 5 во время записи в него сигнала сообщения и за счет исключения записи сигнала сообщения в блок

17 в моменты времени, когда на него подаются сигналы "Гчитывание" и

"Сброс".

При подаче сигнала "1" на вход

"Стоп устройства второй RS-триггер !

1 переходит в состояние "0", первый ключ 2 закрывается, прекращая прохождение тактовых импульсов с выхода генератора 8.

Формула изобретения

1,устройство для передачи информации псевдослучайными сигналами, содержащее генератор тактовых импуль= сов, последовательно соединенные двоичный счетчик, блок сравнения кодов и первый RS-триггер, блок инверторов и блок триггеров, выходы которого подключены к соответствующим входам блока инверторов, выходы которого соединены с соответствующими вторыми входами блока сравнения кодов, последовательно соединенные блок ввода шифра, шифратор, регистр сдвига и сумматор по модулю два, второй вход и выход которого подключены соответственно к второму выходу и информационному входу регистра сдвига, элемент ИЛИ-HF. входы которого подключены к вторым выходам блока ввода шифра, инвертор, управляющий вход которого подключен к выходу элемента

ИЛИ-HF. а выход является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и надежности работы путем исключения нерабочих тактов из формируемой последовательности и сбойных ситуаций, введены последовательно соединенные второй RS-триггер, S- u

R-входы которого являются входами Пуск" и "Стоп" устройства соответственно, первый ключ, информационный вход и выход которого подключены к выходу генератора тактовых импульсов и счетному входу двоичного счетчика соответственно, второй ключ, управляющий вход которого подключен к инверсному выходу первого RS-триггера, и элемент ЗАПРЕТ, выход которого соединен с тактовым входом регистра сдвига, инверсный вход элемента

ЗАПРЕТ соединен с входом "Считывание" блока ввода шифра, элемент ИЛИ, первый вход которого является входом

Установка нуля|1 устройства, а выход подключен к объединенным R-входам регистра сдвига, первого RS-триггера и двоичного счетчика, последовательно соединенные блок выделения первого и последнего импульсов серии, вход которого подключен к выходу второго ключа, а с выхода указанного блока последний импульс серии поступает на второй вход элемента ИЛИ, и первый формирователь коротких импульсов фронта, выход которого подключен к инверсному входу элемента ЗАПРЕТ, первый формирователь коротких импульсов среза, вход которого объединен с входом первого формирователя коротких импульсов фронта, второй формирователь коротких импульсов фронта и второй формирователь коротких импульсов среза, входы которых объединены и подключены к выходу элемента ИЛИ, третий RS-триггер, S- u R-входы которого соединены соответственно

40 с выходами первого формирователя ко" ротких импульсов среза и второго формирователя коротких импульсов фронта, при этом прямой выход третьего RS-триггера подключен к входу синхронизации блока ввода шифра, вход "Сброс" которого соединен с выходом второго формирователя коротких импульсов среза, при этом выход старшего разряда регистра сдвига соединен с информационным входом инвертора.

2.устройство по и ° 1, о т л и— ч а ю щ е е с я тем, что блок ввода шифра содержит в каждом из m каналов последовательно соединенные пов55 торитель напряжения, RS-триггер, прямой выход которого соединен с первым входом первого элемента ИЛИ, второй вход которого подключен к инверсно139?675

-1 му выходу HS-триггера и к первому входу первого элемента И, второй вход которого соединен с первым входом второго элемента ИЛИ и с S-входом

RS-триггера, R-вход которого соединен с вторым входом второго элемента

ИЛИ, выход которого подключен к первому входу второго элемента И, второй вход которого подключен к выходу 10 первого элемента ИЛИ, третий и чет" вертый элементы И, выход первого элемента И подключен к первому входу третьего элемента И, а выход второго элемента И подключен к первому входу четвертого элемента И, при этом тактовые входы БЛ-триггеров всех каналов объединены и являются входом синхронизации блока ввода a&pa, входом

"Считывание" которого являются объединенные вторые входы третьих и четвертых элементов И всех каналов, выходы которых являются соответственно вторыми и первыми выходами блока ввода шифра, входом "Сброс которого являются объединенные входы повторителей напряжения всех каналов.

l392625 миУ

Фиг J

Составитель Н.Лебедянская

Техред М.Дидык Корректор Г.Решетник

Редак тор Н; Слободяник

Заказ 1890/56

Тирам 660

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Устройство для передачи информации псевдослучайными сигналами Устройство для передачи информации псевдослучайными сигналами Устройство для передачи информации псевдослучайными сигналами Устройство для передачи информации псевдослучайными сигналами Устройство для передачи информации псевдослучайными сигналами Устройство для передачи информации псевдослучайными сигналами 

 

Похожие патенты:

Изобретение относится к радиотехнике и связи для усиления аналоговых дифференциальных сигналов в структуре «систем на кристалле» и «систем в корпусе» различного функционального назначения (например, драйверов компьютерных линий связи)

Изобретение относится к системам последовательного декодирования потоков данных в канале с шумом, в частности к последовательному декодеру Витерби для сверточных перфорированных и неперфорированных кодов со структурой «один вход - несколько выходов» (SIMO)

Изобретение относится к способу компенсации дрожания в потоке пакетов

Изобретение относится к беспроводной связи

Изобретение относится к электросвязи и может быть использовано для организации информационных сетей с использованием персональных ЭВМ и телеграфной сети с четырехпроводной линией связи, в частности АТ-50

Изобретение относится к технике электросвязи и может быть использовано для включения персональной ЭВМ в телеграфную сеть по двухпроводной схеме включения

Изобретение относится к электросвязи и может использоваться в низкоскоростных системах передачи дискбхо9 .

Изобретение относится к о бласти электросвязи и может использоваться в системах обмена дискретной информацией на соединительных линиях небольшой протяженности

Изобретение относится к электросвязи
Наверх