Частотный дискриминатор

 

Изобретение относится к радиотехнике и может использоваться в устр-вах автоподстройки частоты, например в следящих измерителях доплеровских частот. Цель изобретения - повышение чувствительности . Устр-во содержит смесители 1, 2, фазовращатель 3 на л/2, фильтры нижних частот 4,,5, сумматор 6, вычитатель 7, усилители-ограничители , элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 12-14, двухразрядные регистры сдвига (PC) 15-17, трехразрядный сумматор 18, элементы ИЛИ 19, И. 20. Вся область углов разделена на 8 секторов. В результате работы блоков 8-14 на выходах блоков 8, 12, 14 формируется двоичный код, равный номеру сектора, которому соответствует мгновенное значение вектора X, у. Значение номера сектора записывается в первые разряды PC 15-17. Во вторых разрядах PC 15-17 хранится номер сектора из предшествующего отсчета времени. На основании кодов, сформированных PC 15-17, трехразрядный сумматор 18 и элементы ИЛИ 19 и И 20 вычисляют знак и величину приращения фазы с дискретностью до одного сектора. Для оценки приращения фазы используется усеченный двоичный код; сигнал переноса с сумматора 18 не используется, третий его разряд рассматриватся как знаковый. 2 ил., 2 табл. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1396241

А1 (50 4 H 03 D 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К Д BTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 3891082/24-09 (22) 26.04.85 (46) 15.05.88. Бюл. ¹ 18 (72) В. М. Калабанов (53) 621.376.332 (088.8) (56) Патент США ¹ 4338574, кл. 33!/1А, 1982. (54) ЧАСТОТНЫЙ ДИСКРИМИНАТОР (57) Изобретен ие относится к радиотехнике и может использоваться в устр-вах автоподстройки частоты, например в следящих измерителя.: доплеровских частот.

Цель изобретения — повышение чувствительности. Устр-во содержит смесители 1, 2, фазовращатель 3 на л/2, фильтры нижних частот 4, 5, сумматор 6, вычитатель 7, усилители-ограничители 8 в 11, элементы ИСКЛЮЧАЮ1ЦЕЕ ИЛИ 12 — 14, двухразрядные регистры сдвига (РС) !5 — 17, трехразрядный сумматор 18, элементы ИЛИ 19, И 20.

Вся область углов разделена на 8 секторов.

В результате работы блоков 8-14 на выходах блоков 8, 12, 14 формируется двоичный код, равный номеру сектора, которому соответствует мгновенное значение вектора х, у. Значение номера сектора записывается в первые разряды РС 15 — 17. Во вторых разрядах PC 15 — 17 хранится номер сектора из предшествующего отсчета времени.

На основании кодов, сформированных РС

15 — -17, трехразрядный сумматор 18 и элементы ИЛИ 19 и И 20 вычисляют знак и величину приращения фазы с дискретностью до одного сектора. Для оценки приращения фазы используется усеченный двоичный код; сигнал переноса с сумматора 18 не используется, третий его разряд рассматриватся как знаковый. 2 ил., 2 табл.

139624!

Изобретение относится к радиотехнике и может быть использовано в устройствах автоматической подстройки частоты, в частности в следящих измерителях доплеровских частот.

Цель изобретения — повышение чувствительности.

На фиг. 1 приведена структурная электрическая схема частотного дискриминатора; па фпг. 2 — - векторные диаграммы, поясняющие его работу.

Частотный дискрих4и11атор содержит первый 1 и второй 2 смесители, фазовращатель

3 If I:т/2, первый 4 и второй 5 фильтры нижних частот (ФНЧ) сумматор 6, вычитатель 7, ;1ервый — четвертый усилители-ограничители

8-11, первый --- третий элементы ИСКЛЮЧАЮ1ЦЕЕ ИЛИ 12 — 14, первый — третий двухразрядные регистры 15 — 17 сдвига, трехра >p5I;fff»II4 сумматор 18, элемент ИЛИ

19 и элемент И 20.

Частотный дискриминатор работает сле,, 1оц111м ооразом.

Работа частотного дискриминатора пояс1151е1c5I с помощью векторных диаграмм, ;1р4,гставг1е51ных на фиг. 2. BcR область yr,Iов на фиг. 2а разделена на секторы от 0 до . 4а11о. I II5fÿ строки табл. 1 поочередно в

c IIIïâåò "I BHlf с логикой работы первого уси,11ггс,-.5i-ограничителя 8, второго усилителяогра11ичителя 9, первого элемента ИСКЛЮEAEOIHÅÅ ИЛИ 12, третьего 10 и четвертого

1! усилителей-ограничителей, второго 13 и третьего 14 элементов ИСКЛ ЮЧА10ШЕЕ

ИЛ И, легко убедиться (по последней строке табл. 1), что двоичный код UgUyg Ugp, 1 получаемый 112 выходах усилителя-ограничителя 8, первого 12 и третьего 14 элементов ИСКЛЮЧАЮ1ЦЕЕ ИЛИ, равен номеру сектора, которому соответствует мгновенное значс11ие вектора х, у (фиг. 2б). Это значение номера сектора (N) в дискретные мо1е1ггы времеIIH (1=и t) записывается в первые разряды двухразрядных регистров 1517 сдвига, а во вторых разрядах этих двухразрядных регистров сдвига хранится номер сектора (3 — 1) из предшествующего отсчета времени (1=(п 1) t) Величина ингервала сдвигов,Г t должна быть достаточно малой, чтобы за Dt происходил один переход (за редкими исключениями) вектора х, у из одного сектора в другой (хотя и не обязательно в соседний). Для этого надо иметь t(1/2 Ь, где fa — верхняя частота, 11рактически содержащаяся в спектре сигна.и1в после ФНЧ 4 или 5. Учитывая, что обыч1го li;.(Е», то в качестве тактовой частоты сдвигов можно использовать входной сиг11ал с частотой и Е, употребляемый для формирования взаимно квадратурных сигналов.

Тогда л 1==1/п Г (1/2f>. Практически, напримеE), и поппеpoBcKIfx измерителях Ь имеет 11ор51док единиц килогерц,; » -- десятков к11.1огерц, так f1 0 TI .хническая реализация ,пи ";1го lff() малых Qt -- порядка микросе45

55 нию фазы, проверяется непосредственным перебором всех возможных случаев, что приведено в табл. 2. В соответствующих ячейках табл. 2 приведены (сверху вниз) по 3 кода: получающийся полный двоичный код разности N — N 1, усеченный двоичный код этой разности и конечный результат в десятичном виде. Конечный результат согласуется с геометрическим представлением на фиг. 2а при всех N u N 1, считая положительным вращение по часовой стрелке.

Таким образом, трехразрядные выходные коды частотного дискриминатора показьгвают, на сколько дискрет изменилась фаза биений за время ht, т.е. в конечном кунд — не имеет принципиальных сложностей.

Таким обраом, в первых разрядах двухразрядных регистров 15 — 17 сдвига содер5 жится — в виде кодов — текущее состояние вектора х, у, а во вторых разрядах— предшествующее. На основании этих кодов трехразрядный сумматор 18 и элементы

ИЛИ 19 и И 20 вычисляют приращение фазы — знак приращения и его величину—

10 с дискретностью до одного сектора, т.е. л/4.

Для вычисления приращения фазы сначала находят разность кодов N — Nl= Us,ä,14X

Х (п Лt) — UsUfsU14((п — 1) At) с помощью трехразрядного сумматора 18, на первые входы которого подается код UsU IzUI4X

Х(п. 1) с прямых выходов первых разрядов двухразрядных регистров 15 — 17 сдвига, а на втОрые входы — код 8 4.1 sU,,U14 ((n — l ф

X t ) (т.е. инвертированный, что обозначено чертой сверху) с инверсных выходов

20 вторых разрядов двухразрядных регистров 15 — 17 сдвига; при этом вход переноса (P) трехразрядного сумматора соединен с источником постоянного тока, соответствующего сигналу логической единицы (напр14мер, с источником тока с напряжением

+5 В в случае типичных микросхем положительной логики) . Но сам по себе выходной код с трехразрядного сумматора 18 еще не соответствует приращению фазы: например, при М=Ои N 1=6 имеем N — N 1 — — — 6, 30 тогда как прирост фазы есть +1. Соответствие достигается тем, что в частотном дискриминаторе для оценки приращения фазы используется усеченный двоичный код: сигнал выхода переноса с трехразрядного сумматора 18 не используется совсем, а

35 третий разряд с выхода трехразрядного сумматора 18 рассматривается как знаковый (при дополнительном коде); двоичный код

«100» преобразуется элементом ИЛИ 19 и элементом И 20 в код «000» (он соответствует скачку фазы через три сектора в чет40 вертый, т.е. когда знак поворота неоднозначен, и такой случай приравнен к нулевому приросту фазы).

То, что такой усеченный код разности соответствует действительному прираще1396241

Табпица1

О 1 2 3 4 5 6 7

0 при у = Б >О при у СО

0 О 0 0 1 1 1 1

0 при х = Б ) 0

U i

1 при х (О

О О 1 1 1 О О

О О 1 1 О О 1 1

О при х+ у7 0

"!О

1 при х + ч (О

О О О 1 1 1 1 О

О при

11

1 при

+ у) 0 х+ у(0

О 1 1 1 1 0 О О

О 1 1 О О 1 1 О

О 1 О О 1 1

000 001 010 О . !ОО О !!О счете характеризуют частоту биений. Далее в следящей системе эти коды можно фильтровать или усреднять, например, накапливанием (с суммированием) их за интервал времени Т, тогда единица младшего разряда соответствует дискрете частоты Р= 0,25л/Т.

Формула изобретения

Частотный дискриминатор, содержащий последовательно соединенные первые смеситель и фильтр нижних частот, последовательно соединенные вторые смеситель и фильтр нижних частот, первые входы смесителей объединены и являются первым входом частотного дискриминатора, фазовращатель на л/2, вход которого объединен с вторым входом первого смесителя и является вторым входом частотного дискриминатора, второй вход второго смесителя подключен к выходу фазовращателя на л/2, сумматор и вычитатель, первые входы которых объединены и подключены к выходу первого фильтра нижних частот, а выход второго фильтра нижних частот подключен к объединенным вторым входам сумматора и вычитателя, первый, второй и третий элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, причем выходы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к входам третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, отличаюи1ийся тем, что, с целью повышения чувствительности, в него введены первый, второй, третий и четвертый усилители-ограничители, первый, второй и третий двухразрядные регистры сдвига, трехразрядный сумматор, элемент ИЛИ и элемент И, причем первый усилитель-ограничитель включен между выходом первого фильтра нижних частот и информационным входом первого двухразрядного регистра сдвига, второй усилитель-ограничитель включен между выходом второго фильтра нижних частот и первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого подключен к выходу первого усилител 1-ограничителя, а выход — к информационному входу второго двухразрядного регистра сдвига, выходы сумматоров и вычитателя подключены через третий и четвертый усилители-ограничители к первому и второму входам второго элемента ИСКЛЮЧАЮЩЕЕ

15 ИЛИ соответственно, выход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к информационному входу третьего двухразрядного регистра сдвига, при этом прямые выходы первых разрядов и инверсные выходы вторых разрядов всех двухразрядных

20 регистров сдвига подключены к соответствующим входам трехразрядного сумматора, выходы первого и второго разрядов которого подключены к первому и второму входам элемента ИЛИ, а выход третьего раз25 ряда подключен к первому входу элемента И, второй вход которого подключен к выходу элемента ИЛИ, а его выход и выходы первого и второго разрядов трехразрядного сумматора являются выходами частотного дискриминатора, причем тактовые входы

30 всех двухразрядных регистров сдвига объединены и подключены к входу фазовращателя на fi /2, а вход переноса трехразрядного сумматора является входом логической единицы.

139624!

Таблица2

1 (((() 3 4

0000 0001 0010 0011 0100 0101 0110 0111

000 001 010 011 100

101

110

1111 0000 0001 0010 0011 0100 0101

0110

111 000 001 010 011

100

101

110

3 0 -3

1110 1111 0000 0001 0010 0011 0100 0101

011

100

101

1 2

0100

100 — 1 0

1100 1101 1110 1111 0000 0001 0010

0011

100 101

1 10 1 1.1 000

001 010

011

0 -3

1011 1100 1101 1110 1111 0000 0001

0010

110 111 000

001

010

-2 — 1 0

1010 1011 1100 1101 1110 1111 0000

0001

6 010 011 100 101 110 111

000

001

3 0

-3 — 2

1001 1010 1011 1100 1101 1110

0000

1171

000

7 001 010 011

100 101 110

0 — 3 -2

1 2

2 110 117 000 001 010

1101 1110 1111 0000 0001

101 710 111 000 001

3 011 100 101

3 0 -3

0010 0011

010 011

1396241

Х" У

Ъjt) u„p))

Составитель A. Меньшикова

Редактор А. Огар Техред И. верес Корректор И. М1ска

Заказ 1978/55 Тираж 928 Подписное

ВНИИПИ Государственного комитета СССР по ледам изобретений и огкрнтий

113035, Москва, Ж вЂ” 35, Раушская наб., л. 1,5

Производственно-полиграфическое предприятие, г. Ужгород, уа. I!роектная. 4