Микропрограммное устройство управления

 

Изобретение относится к автоматике и вычислительно технике и может быть использовано в ЭВМ и вычислительных системах с микропрограммным управлением. Пелью изобретения является расширение области применения устройства за счет обеспечения работы устройства в режиме прерывания по приоритету. Устройство содержит блок 1 памяти микропрограмм, регистр 2 адреса , регистр 3 микроопераций, мультиплексор 4 адреса, регистр 5 возврата , мультиплексор 6 логических условий , первую 7 и вторую 8 схемы сравнения, первый 9 и второй 10 элет менты ИЛИ, первьп 11 и второй 12 элементы И, триггер 13 пуска, генератор 14 тактовых импульсов, одновибратор 15. 3 ил. с S (Л со со о о 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„13979

Al (д1) 4 С 06 F 9/22 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4144404/24-24 (22) 10.11.86 (46) 23.05.88. Бюл. У 19 (72) Н.Ф.Сидоренко, В.С.Харченко, Г.Н.Тимонькин, П.Е.Марков, С.Н.Ткаченко и Б.В.Остроумов (53) 681.3 (088.8) (56) Авторское свилетельство СССР

II 955060, кл. G 06 F 9/22, 1980.

Авторское свидетельство СССР

У 1142833, кл. С 06 F 9/22, С 06 F 11/00, 1983. (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПPAB JIF. НИЯ (57) Изобретение относится к автоматике и вычислител жет. быть использовано в 3ВМ и нычислительных системах с микропрограммным управлением. Целью изобретения является расширение области применения устройства за счет обеспечения работы устройства в режиме прерывания по приоритету. Устройство содержит блок

1 памяти микропрограмм, регистр 2 адреса, регистр 3 микроопераций, мультиплексор 4 адреса, регистр 5 возврата, мультиплексор 6 логических условий, первую 7 и вторую 8 схемы сравнения, первый 9 и второй 10 эле-. менты ИЛИ, первый 11 и второй 12 элементы И, триггер 13 пуска, генератор

14 тактовых импульсов, одновибратор

1397908

Изобретение относится к автоматике и вычислнтельной технике и может быть использовано в ЭВМ и вычислительных системах с микропрограммным управлением.

Целью изобретения является расширение области применения устройства

sa счет обеспечения работы устройства в режиме прерывания по приоритету.

На фиг,1 приведена функциональная схема микропрограммного устройства управления; на фиг,2 — временная диаграмма работы устройства в ре- 15 жиме прерывания; на фиг.3 — алгоритм функционирования устройства.

Микропрограммное устройство управления содержит блок 1 памяти микропрограмм, поле 1, микроопераций 20 блока памяти микропрограмм, поле 1 адреса блока памяти микропрограмм, поле 1 кода логических условий блоЭ ка памяти микропрограмм, выход 1 младшего разряда адреса блока памяти 25 микропрограмм, поле 1 кода приоритета блока памяти микропрограмм, поле 1 конца команды блока памяти микропрограмм, регистр 2 адреса, регистр 3 микроопераций, мультиплексор Зр

4 адреса, регистр 5 возврата, мультиплексор 6 логических условий, первую 7 и вторую 8 схемы сравнения, первый 9 и второй 10 элементы ИЛИ, первый 11 и второй 12 элементы И, триггер 13 пуска, генератор 14 тактовых импульсов, первый 14 и второй 14 выходы генератора 14 тактовых импульсов, одновибратор 15, выход

16 микроопераций устройства, вход 17 40 пуска устройства, второй информационный вход 18 мультиплексора, входы адреса 191 и приоритета 19q входа 19 кода операций устройства, третий информационньп вход 20 мультиплексора 45

4 адреса, вход 21 кода логических условий устройства, первьп» 22 и третий

23 информационные входы мультиплексора 6 логических условий, выход 24 старшего разряда яоля 1 адреса блока памяти микропрограмм.

Устройство работает следующим образомм.

Смена кодов операции на входе 19 устройства происходит между импульсами 7 и 7 и осуществляется с уче1 2 том сигналов КК (поле 1 блока 1) и

ПР (выход схемы Я сравнения) (выходы генератора 14 схемы 8 сравнения и поля 1 блока 1 как внешние выходы уст1 ройства условно не показаны) ..

В исходном состоянии все элементы памяти устройства находятся в нулевом состоянии. В поле 1 нулевой ячейки блока 1 записана "1".

Единичный сигнал с выхода этого поля через элемент ИЛИ 10 поступает на первый управляющий вход мультиплексора 4 адреса, на его втором управляющем входе единичньп сигнал отсутствует, поэтому мультиплексор 4 адреса, согласно алгоритму своей работы, пропускает на информационный вход регистра 2 адреса адресный код новой операции с входа 19, адресного кода входа 19 кода операций устройства.

В режиме работы без реализации прерываний по сигналу нПускн с входа

17 устройства триггер 13 пуска устанавливается в единичное состояние и включает генератор 14. По заднему фронту первого тактового импульса с выхэда 14, генератора 14 в регистр

2 адр са заносится присутствующий на

его информационном входе адрес первой микрокоманды первой микропрограммы.

Этот адрес поступает затем на вход блока 1. В результате на выхопе его поля 1, появляется код микроопераций, на выходе поля 1 — адрес очередной микро<оманды, на выходе поля 1з (если это млкрокоманда ветвления) — код проверяемого логического условия, на в иоде поля 1 — младший разряд адреса следующей микрокоманды (если эта мнкрокоманда линейная), на выходе поля 1 код приоритета следую5 щей мнкрокоманды. Сигнал с выхода поля 1 блока 1 во всех микрокомандах микропрограммы, кроме последней, равен нулю.

По заднему фронту тактового импульса с выхода 14 генератора 14 тактовых импульсов код операций записывается в регистр 3 микроопераций и затем поступает на выход микроопераций у=тройства.

Ес.fIH считанная микрокоманда содержиг в поле 1 логических условий нулевой код, то мультиплексор 6 логических условий пропускает на свой выход значение сигнала с выхода поля

1 младшего разряда адреса блока 1 памятн.

Если считана микрокоманда ветвления, го по коду логических условий

08 з 13979 из поля 1з блока 1 мультиплексор 6 логических условий пропускает на свой выход в качестве значения младшего разряда адреса значение проверяемого

5 логического условия. Таким образом, осуществляется модификация младшего разряда адреса.

Так как на выходе поля 1 конца команды сигнал уже нулевой, то муль- 10 типлексор 4 адреса пропускает на свой выход и далее на информационный вход регистра 2 адреса со своего первого информационного входа адрес очередной микрокоманды с выходов поля 1 блока 15

1 и мультиплексора 6 логических условий.

На инверсном управляющем входе схемы 8 сравнения присутствует нулевой разрешающий сигнал с выхода эле- 20 мента ИЛИ 9, так как регистр 5 возврата в нулевом состоянии. На управляющем входе схемы 7 сравнения разрешающий сигнал отсутствует.

В поле 1 конца команды блока 1 фор- 25 мата последней микрокоманды микропрограммы записана единица. Сигнал КК,поступая через элемент ИЛИ 10 на первый управляющий вход, управляет работой мультиплексора 4, который при поступ- 30 лении этого сигнала пропускает на свой выход и далее на вход регистра

2 адреса адресный код новой операции.

Далее цикл работы устройства в режиме без прерываний повторяется. В режиме прерывания устройство работает только тогда, когда новая операция, адресный код которой поступает на адресньпt вход 19> входа 19 кода операций устройства, имеет бо- 40 лее высокий приоритет, чем следующая за текущей микрокоманда выполняемой микропрограммы.

Так как на инверсном управляющем входе схемы 8 сравнения имеется раз- 45 решающий нулевой сигнал с поступлением на вход А схемы 8 сравнения кода приоритета более высокого, чем код приоритета следующей микрокоманды текущей микропрограммы, поступающий на 50 вход схемы 8, на выходе схемы 8 сравнения появляется единичный сигнал

ПР. Он через элемент ИЛИ 10 поступает на первый управляющий вход мультиплексора 4 адреса (на втором управляющем входе единичный сигнал отсутствует).

Мультиплексор 4 адреса пропускает на вход регистра 2 адреса адресный код новой поступившей операции. Сигнал ПР поступает также на управляющий вход регистра 5 возврата, разрешая запись в него адресного и приоритетного кодов следующей микрокоманды прерываемой микропрограммы с соответствующих выходов блока 1. Зались происходит по заднему фронту тактового импульса i с второго выхода 14

2 генератора 14 тактовых импульсов, Только после этого новый тактовый импульс, с первого выхода 14> генератора 14 своим задним фронтом разрешает запись в регистр 2 адреса адресного кода новой микропрограммы.

С записью информации в регистр 5 возврата элемент ИЛИ 9 формирует единичный сигнал PB. Этот сигнал, поступая на инверсный управляющий вход схемы 8 сравнения, блокирует ее работу, запрещая таким образом вторичное прерывание, пока не выполнено первое.

Сигнал РВ поступает также на вход 23 мультиплексора 6 логических условий.

Далее устройство выполняет микропрограмму прерывания аналогично прежней прерванной микропрограмме. Микропрограмма прерывания может испольэовать рабочие микропрограммь|, состоящие из микрокоманд, более низко приоритетных микропрограмм. При этом в поле 1 лоз гических условий формата последних микрокоманд таких микропрограмм должен быть записан нулевой код, По этому коду мультиплексор 6 логических условий пропускает на свой выход в качестве значения младшего разряда адреса следующей микрокоманды сиг" нал В3.

Если сигнал единичный (при выполнении микропрограммы прерывания), то адресация происходит к микрокоманде возврата, к микропрограмме прерывания. Если сигнал ВЗ нулевой, т.е. выполняется не микропрограмма прерывания, то адресация происходит к следующей микрокоманде текущей микропрограммы.

В поле конца команды последней микрокоманды записана единица. Конъю" нкция этого сигнала КК с единичным сигналом РВ, формируемая первым эле-. ментом И 11, разрешает работу схемы сравнения. Если код приоритета на входе А схемы 7 вновь поступившей на вход 19 кода операций устройства микропрограммы больше кода приоритета на входе В схемы 7 прерванного участка

5 139790 микропрограммы „ то сигнал ВЗ не формируется. При этом устройство работает как при реализации прерывания, т.е. выполняется новая микропрограмма, код которой, поступил на вход 19 устройства, а прерванная ранее более низкоприоритетная микропрограмма ждет своей очереди. Сигналы, разрешающие работу схемы 8 сравнения и регистра 10:

5 возврата, не формируются. С началом выполнения новой микропрограммы сигнал КК становится нулевым и первый элемент И 11 блокирует работу схемы 7 сравнения. 15

Если код приоритета новой операции меньше или равен коду приоритета участка, где произошло прерывание ранее выполняемой микропрограммы, то схема 7 сравнения формирует сигнал 20

ВЗ. По этому сигналу мультиплексор 4 адреса пропускает на свой выход и далее на вход регистра 2 адресный код с второго выхода регистра 5 возврата. По заднему фронту тактового 25 импульса с первого выхода 141 генератора 14 адресный код возврата к прерванной микропрограмме заносится в регистр 2 адреса.

Как только на выходах блока 1 по- 30 является первая микрокоманда прерванной микропрограммы, пропадает сигнал

КК (так как прерывание не происходит в последних и предпоследних микрокомандах микропрограмм) и, соответственно, разрешающий сигнал на управляющем входе схемы 7 сравнения °

По заднему фронту сигнал ВЗ срабатывает одновибратор 15 и обнуляет регистр 5 возврата. Далее устройство 40 работает аналогично описанному алгоритму.

В формате последней микрокоманды последней микропрограммы, помимо единицы в поле 1 конца команды, записана45 также единица в старшем разряде поля 1 адреса, которому соответствует выход 24 поля 1 адреса.

Тактовый импульс ". с второго выхода 14 генератора 14 тактовых импульсов своим запним фронтом разрешает запись кода последней микрооперации в регистр 3 микроопераций.

Конъюнкция этого же импульса 9< с сигналом КК и единичным сигналом с выхода 24 поля 1 адреса блока 1, формируемая вторым элементом И 12, представляет собой сигнал KP. Этот сигнал поступает на R-вход триггера

13 пуска и переводит его в нулевое состояние °

При этом запрещается работа генератора 14 тактовых импульсов и работа устройства прекращается.

Формула изобретения

Микропрограммное устройство управ" ления,содержащее блок памяти микропрограмм, регистр адреса, регистр микроопераций, мультиплексор адреса, регистр возврата, мультиплексор логических условий, первую схему сравнения, вторую схему сравнения, триггер пуска, генератор тактовых импульсов, первый элемент И, второй элемент И, причем вход кода команды устройства соединен с первым информационным входом мультиплексора адреса, выход которого соединен с информационным входом регистра адреса, выход которого соединен с адресным входом блока памяти микропрограмм, выход поля микроопераций которого соединен с информационным входом регистра микроопе.заций, выход которого является вы— ходом микроопераций устройства, выход поля кода логических условий блока:1амяти микропрограмм соединен с упрввляющим входом мультиплексора логических условий, выход которого и выход поля адреса блока памяти микропрограмм соединены соответственно с вгорым информационным входом муль-. тип.чексора. адреса и первым информационным входом регистра возврата, первый выход которого соединен с третьим информационным входом мультиплексора адреса, выход модифицируемого разряда адреса блока памяти микропрограмм соединен с первым информационным входом мультиплексора логических условий, вход логических услэвий устройства соединен с вторым информационным входом мультиплексора логических условий, вход пуска устройства соединен с входом установки в "1" триггера пуска, выход которого соединен с входом пуска генератора тактовых импульсов, первый и второй выходы которого соединены соответственно с входами синхронизации регистров адреса и микроопераций, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства за счет обеспечения ра7 139 боты устройства в режиме прерывания по приоритету, оно содержит первый и второй элементы ИЛИ, одновибратор,, причем группа входов кода приоритета входа кода команды устройства соединена с первыми информационными группами входов первой и второй схем сравнения, первая группа выходов регистра возврата соединена с группой входов первого элемента ИЛИ, выход которого соединен с первым входом первого элемента И, со стробирующим входом второй схемы сравнения и с третьим информационным входом мультиПлексора логических условий, вторая группа выходов регистра возврата соединена с второй группой информационных входов первой схемы сравнения, выходы поля кода приоритета блока памяти микропрограмм соединены с второй группой информационных входов второй схемы сравнения и с вторым информационным входом регистра возврата, выход признака конца команды блока памяти микропрограмм соединен

7908 с первым входом второго элемента И, с первым входом второго элемента ИЛИ, с вторым входом первого элемента И, 5 выход которого соединен со стробиру- . ющим входом первой схемы сравнения, выход которой соединен с первым управляющим входом мультиплексора адреса и входом запуска одновибратора, выход которого соединен с входом ус» тановки в "0 регистра возврата, выход второй схемы сравнения соединен с входом разрешения записи регистра возврата и вторым входом второго

15 элемента ИЛИ, выход которого соединен с вторым управляющим входом мультиплексора адреса, второй выход генератора тактовых импульсов соединен с входом синхронизации регистра

20 возврата и вторым входом второго элемента И, выход старшего разряда адреса поля адреса блока памяти микропрограмм соединен с третьим входом второго элемента И, выход которого

25 соединен с входом установки в "0" триггера пуска.

1397908

Составитель А.Михайлов

Техред Л.Олийньп» Корректор М.Максимишинец

Редактор И.Николайчук

Заказ 2271/47

Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4