Многоканальное устройство для приоритетного подключения абонентов к общей магистрали

 

Изобретение относится к вычислительнрй технике и может быть использовано в многомашинных и многопроцессорных вычислительных системах. Цель / г| / изобретения - сокращение объема оборудования . Устройство содержит в каждом канале триггеры 4-6, элементы И 7 - 9, формирователь импл льсов 10, блок задержки. Устройство позволяет осуществлять подключение абонентов к общей магистрали в соответствии с их приоритетами, которые могут изменяться при настройке вычислительной систем.. Формирователь импульсов при попытке захвата абонентом общей магстрали, если в предьузущий момент времени она была свободна, формирует одиночный импульс, который задерживается в устройстве на время, пропорциональное приоритету соответствующего абонента. 2 ил. п сл 00 со vj (Г ;|| /21 /J П «Г

СОЮЗ СОВЕТСНИХ

СОЦ4АЛИСТИЧЕСНИХ

РЕСПУБЛИК (so 4 С 06 F 9/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOIVlY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4149530/24-24 (22) 27.10.86 (46) 23,05.88. Бюл. Ф 19 (72) В.В. Туравинин (53) 681.325(088.8) (56) Авторское свидетельство СССР

М 1119014, кл. 0 06 Е 9/46, 1983.

Авторское свидетельство СССР

1239717, кл. G 06 F 9/46, 1985. (54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ

ПРИОРИТЕТНОГО ПОДКЛЮЧЕНИЯ АБОНЕНТОВ

K ОБЩЕЙ МАГИСТРАЛИ (57} Изобретение относится к вычислительнрй технике и может быть использовано в многомашинных имногопроцессорных вычислительных системах. Цель

„.80„„1397914 A f изобретения — сокраще ние объема оборудования. Устройство содержит в каждом канале триггеры 4 — 6, элементы

И 7 — 9, формирователь импульсов 10, блок задержки. Устройство позволяет осуществлять подключение абонентов к общей магистрали в соответствии с их приоритетами, которые могут изменяться при настройке вычислительной системы. Формирователь импульсов при попытке захвата абонентом общей магстрали, если в предыдущий момент времени она была свободна, формирует одиночный импульс, который задерживается в устройстве на время, пропорциональное приоритету соответствующего абонента. 2 ил.

1397914

Изобретение относится к вычислительной технике, н частности к устройствам приоритетного обслуживания.

Цепью изобретения является сокра5 щение объема оборудования устройства.

На фиг.! изображена структурная схема устройства; на фиг.2 — структурная схема блока задержки (пример для тре храз рядно го кода) . 10

Устройство содержит шину 1 разрешения общей магистрали, шину 2 запрещения общей магистрали, каналы 3, каждый из которых содержит триггеры

4 — 6, элементы И 7 — 9, формироатель15

10 импульсов, запросный вход 11 устройства, отнетные входы 12 устройства, группы кодовых входов 13 устройства, .школы 14 устройства, блок 15 задержки, который содержит (фиг,2) 20 регистр 16, элемент ИЛИ 17, узлы 18 задержки (по количеству разрядов регистра), каждый из которых содержит элементы И l9,и 20 и элемент 21 задержки и. 25

Устройство работает следующим образом.

В исходном состояниии на регистры

16 от соответствующих источников информации через соответствующие груп- 30 пы нходон 13 заносятся коды приоритетон процессоров, которые не могут быть одинаковыми, но при настройке нычислительной системы могут оперативно изменяться, триггеры 4 — 6 находятся н нулевом состоянии, на шинах 2 и 1 установлен сигнал логической единицы. Б случайные моменты времени процессоры по мере необходимости передачи сообщений другим процес- 40 сорам выдают на соответствующие входы

11 сигналы, устанавливающие триггеры

4 соответствующих каналов 3 н единичное состояние.

Рассмотрим работу одного из кана- 45 лов 3, так как в остальных каналах работа осуществляется аналогичным образом. Сигнал с единичного выхода триггера 4 через открытый элемент И 7 устанавливает триггер 5 в единичное

50 состояние, закрывая при этом через шину 1 элементы И 7 всех каналов 3.

Сигнал с единичного выхода триггера

5 через открытый элемент .И 8 запускает формирователь 10 импульсов, кото55 рый выдает одиночньп импульс, поступающий на вход блока 15. Поскольку на регистрах 16 блоков 15 различных каналов 3 установлены различные коды, то сигналы на выходах блоков 15 различных каналов 3 появляются н различное время (тем раньше, чем выше приоритет процессора, подключенного к данному каналу). Так, например, для четырехпроцессорной вычислительной системы коды приоритетов процессоров должны иметь следующий вид: 111, 011, 001, 000 (коды записаны в порядке возрастания приоритета). Если, например, в данное время на общую магистраль претендуют два процессора, имеющие первый и второй приоритеты, т.е. их коды приоритетон соответственно равны 000 и 001, то после поступления сигнала на вход блока 15, на регистре 16 которого установлен код 000, на выходе блока 15 появляется единичный сигнал через время задержки, которое обусловлено задержкой поступившего сигнала на элементе И 19 и элементе ИЛИ 17 этого блока 15. На выходе блока 15, на регистре 16 которого установлен код 001, появляется сигнал через время, обусловленное прохождением сигнала, поступающего на вход этого блока 15 через элемент И 20, элемент 21 задержки узла 18,элемент

И 19 узла 18> и элемент ИЛИ 17 данного блока 15.

После появления сигнала на выходе блока 15, имеющего максимальный приоритет, срабатывает элемент И 9 канала 3, и через выход 14 выдается сигнал, уведомляющий о том, что общая магистраль захвачена, можно передавать по ней информацию. Этот же сиг» нал переводит триггер 6 н единичное состояние, устанавливая тем самым нулевой сигнал на шине 2 и закрывая таким образом элементы И 8 и 9 всех каналов 3. Для надежной работы устройства время задержки элементов 21 должно быть не меньше трех логических элементов. В этом случае к моменту выдачи сигнала с выхода блока

15, на регистре 16 которого установлен,код 001, элемент И 9 закрыт. Доступ к общей магистрали он может получить после того, как процессор с первым приоритетом закончит передачу информации и выдаст на вход 12 своего канала 3 сигнал, устанавливающий триггеры 4 — 6 этого канала в нулевое состояние. Так как на шине 2 появляется единичный сигнал, то в канале 3, I к которому подключен процессор с первым приоритетом, на выходе элемента юг. 2

ВНИИПИ Заказ 227 /48 Тираж 704 Подписное

Произв.-полигр. пр-тие, r. Ужгород, ул. Проектная, 4

3 139

И 8 появляется сигнал, который запускает формирователь 10 импульсов, сигнал с выхода которого, пройдя через блок 15 и элемент И 9, разрешает этому процессору занять общую магистраль. Если запросы от процессоров по соответствунщим входам 11 поступают в то время, когда магистраль занята, то они фиксируются на триггерах 4 соответствующих каналов 3 и после осво" бождения магистрали наиболее приоритетный процессор в результате работы каналов 3, аналогичной описанной, получает доступ к магистрали.

Формула изобретения

Многоканальное устройство для приоритетного подключения абонентов к общей магистрали, содержащее в каждом канале три триггера, три элемента И, формирователь импульсов и блок задержки, причем каждый запросный вход устройства соединен с единичным входом первого триггера одноименного канала, выход первого триггера каждого канала соединен с первым входом первого элемента И своего канала, вторые входы первых элементов И каналов объединены и соединены с шиной разрешения общей магистрали, прямой выход второго триггера каждого канала соединен с первым входом второго элемента И своего канала, каждая группа кодовых

7914

4 входов устройства соединена с группой входов блока задержки одноименного канала, выход блока задержки каждого

5 канала соединен с первым входом третьего элемента И своего канала, выход третьего элемента И каждого канала является соответствующим выходом устройства, вторые входы третьих элементов И каналов объединены и соединены с шиной запрещения общей магистрали, каждый ответный вход устройства соединен с входами сброса первого, второго и третьего триггеров одноименнсгго канала, о т л и ч а ю щ е ес я тем, что, с целью сокращения объема оборудования, выход первого элемента И каждого канала соединен с единичным входом второго триггера своего канала, нулевые выходы вторых триггеров каналов соединены с шиной разрешения общей магистрали, вторые входы вторых элементов и каналов соединены с шиной запрещения общей ма25 гистрали, выход второго элемента И кажцого канала соединен с входом формирователя импульсов своего канала, выход формирователя импульсов в каждом канале соединен с входом блока

3О з аде ржк и, выход третьe ro элеме нта И каждого канала соединен с единичным входом третье го триггера свое го канала, нулевые выходы триггеров каналов соединены с шиной запрещения общей магистрали. .с