Устройство для контроля параметров

 

Изобретение относится к вычислительной технике и может быть использовано при цифровой обработке параметров объектов, представленных как случайные величины, искаженные помехами . Устройство содержит два блока памяти , два блока элементов ИЛИ, счетчик , два накапливающих сумматора, два блока деления, два квадратора, два блока вычитания, блок извле 1ения квадратного корня, блок умножения, блок сравнения, блок задания корректирующих коэффициентов, блок управления и блок регистрации. Повышение быстродействия достигнуто в устройстве за счет рациональной организации алгоритма обработки информации. 1 3.п. ф-лы, 4 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (so4 G06 F 15 46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕ ГЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (?1) 4101678/24-24 (22) 03.06.86 (46) 07.06.88. Бюл. М 21 (71) Казанское научно-производственное .объединение "Нефтепромавтоматика" (72) Э.Т, Галимэянова и F..Â.Êóçíåöîâ (53) 681 ° 325(088.8) (56) Авторское свидетельство СССР

У 995068, кл. G 06 F 15/46, 1981.

Авторское свидетельство СССР

М 1141923, кп. С 06 F 15/46, 1983. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПАРА-

ИЕТРОВ (57) Изобретение относится к вычисли тельной технике и может быть исполь„„SU„„ 1 А I зовано при цифровой обработке параметров объектов, представленных как случайные величины, искаженные помехами. Устройство содержит два блока па мяти, два блока элементов ИЛИ, счетчик, два накапливающих сумматора, два блока деления, два квадратора, два блока вычитания, блок извлечения квадратного корня, блок умножения, блок сравнения, блок задания корректирующих коэффициентов, блок управления и блок регистрации. Повьппение быстродействия достигнуто в устройстве за счет рациональной организации алгоритма обработки информации.

1 э.п. ф-лы, 4 ил.

1401483

Изобретение относится к вычислительной технике и может быть использовано при цифровой обработке значений параметров объекта, представимых как случайные величины, искаженные помемами.

Цель изобретения — повышение быст" родействия устройства.

На фиг. 1 -3 представлена блоксхема устройства; на фиг. 4 — временные диаграммы работы устройства.

УсТройство содержит первый 1 и второй 2 блоки памяти, первый 3 и второй 4 блоки элементов ИЛИ, счетчик 5, первый 6 и второй 7 накапливающие сумматоры, первый 8 и второй . 9 блоки деления, первый 10 и второй

11 квадраторы, первый 12 и второй 13 блоки вычитания, блок 14 извлечения квадратного корня, блок 15 умножения, блок 16 сравнения, блок 17 задания, корректирующих коэффициентов, блок

18 управления и блок 19 регистрации.

Блок 17 (фиг. 2) содержит первый

20, второй 2 1 и третий 22 узлы воз; ведения в квадрат, первый 23, второй

24, третий 25 и четвертый 26 узлы масштабирования, первый 27, второй

28 и третий 29 узлы вычитания, первый 30 и второй 31 узлы деления, первый 32 и второй 33 узлы сложения, узел 34 задания координаты и узел 35 умножения.

Блок 18 (фиг. 3) содержит генератор . 36 тактовых импульсов, коммутатор 37,35 узел 38 задержки, первый 39 и второй

40 элементы ЗАПРЕТ, первый 4 1, второй

42 и третий 43 триггеры, первый

44, второй 45 и третий 46 распределители импульсов, первый 47, второй 48, 40 третий 49 и четвертый 50 элементы И, первый 51, второй 52, третий 53, четвертый 54, пятый 55, шестой 56, седьмой 57, восьмой 58 и девятый 59 элементы ИЛИ, входы и выходы 60-102

4S блоков. Первый блок 1 памяти предназначен для хранения всех кодов исходной выборки, а втор6й блок 2 памяти — для поочередного хранения каждого кода выборки.

Счетчик. 5 и первый накапливающий сумматор 6 являются суммирующе-вычитающими.

Каждый из узлов 23-26 масштабирования блока 17 формирует произведение кода, поступающего через его инфорМдционный вход, с кодом масштабного коэффициента, хранящегося в этом узле. Первый 23, второй 24, третий

25 и четвертый 26 узлы масштабирования блока 17 содержат коды масштабных коэффициентов fS)„, 1 96) „, (32) „ и (43)„ соответственно.

Каждый из узлов 27-29 вь|читания формирует разность между кодом, поступающим через его информационный вход, и кодом, хранящимся в этом узле. В первом 27, втором 28 и третьем 29 узлах вычитания блока 17 хранятся коды 13),(3)„ и (2) „ соответственно, поэтому эти узлы вычитания представлены (фиг. 2) только с одним информационным входом.

Первый 32 узел сложения формирует сумму кодов, поступающих через его первый и второй информационные входы, с кодом (1) „, хранящимся в этом узле °

Поэтому этот узел представлен на (фиг. 2) только с двумя информационными входами.

Узел 34 задания константы содержит код (Ъ „, т,е, код квантиля стандартного нормального распределения, соответствующего заданной доверитель ной вероятности, например q = .0,95.

Генератор 36 формирует последовательность тактовых импульсов (ТИ) с

l" периодом следования, представляющих сОбой сигналы " 1", KOTopbIP синхронизируют работу блоков (узлов) устройства следующим образом.

Код числа записывается в блок памяти (блоки 1 и 2) через его информационный вход только при одновременной подаче с этим кодом ТИ на его первый управляющий вход (" Разрешение приеман), Зафиксированные в первом блоке памяти коды чисел поочередно передаются через его выход при поочередной подаче ТИ на его второй управляющий вход (" Передача кода").

Зафиксированный во втором блоке 2 памяти код числа передается через его выход при подаче ТИ на его второй управляющий вход (" Передача кода").

Код числа поступает в блок (узел

7, 10, 11, 14, 19-29) через его информационный вход только при одновременной подаче с этим кодом. ТИ на его первый управляющий вход (" Разрешение приема ).

Коды чисел поступают в блок (узел

8, 9, 12, 13, 15, 16, 30-33, 35) через его информационные входы только

1401483

Инверсный Выход вход

Прямой вход

0

0 прн одновременной подаче с этими кодами ТИ на его первый управляющий вход (" Разрешение приема").

Импульсы, подаваемые на первый (суммирующий) информационный вход счетчика 5, поступают в него и суммируются только при одновременной подаче с этими импульсами ТИ на его первый управляющий вход ("Разрешение приема"), а импульсы, подаваемые на его второй (вычитающий) информационный вход после окончания суммирования, поступают в счетчик и вычитаются из его содержимого только при одновременной подаче с этими . импульсами ТИ на его первый управляющий вход (" Разрешение приема").

Коды чисел, подаваемые на первый (суммирующий) информационный вход первого накапливающего сумматора 6, поступают в него и суммируются только при одновременной подаче с этими кодами ТИ на его первый управляющий вход (" Разрешение приема"), а коды чисел, подаваемые на его второй (вычитающий) информационный вход после окончания суммирования, поступают в сумматор и вычитаются из его содержимого только при одновременной подаче с этими кодами ТИ на его первый уп-. равляющий вход (™Разрешение приема" ), Результат работы блока (узел 5-16, 20-33) передаетая с его выхода при каждой подаче ТИ на его второй управляющий вход (" Передача кода")..

Код )„, хранящийся в узле 34 задания константы, передается на свой выход при каждой подаче,ТИ на его управляющий вход (" Передача кода").

Коммутатор 37 пропускает на свой ,выход код, поданный на его информационный вход-, при одновременной подаче ТИ на его управляющий вход.

Блоки (узлы 1, 2, 5-16, 20-33 и

35) содержат элементы И для каждого разряда кода на информационном входе (информационных входах) и выходе, блок 19 и коммутатор 37 — только на входе, а узел 34 - только на выходе (эти элементы И не показаны).

Узел задержки осуществляет задержку ТИ на время с/<.

Элементы ЗАПРЕТ 39 и 40 реализуют известную логическую функцию

ЗАПРЕТ, в соответствии с таблицей

fi истинности

Следовательно, на выходе элемента

:ЗАПРЕТ формируется сигнал "1", если

15 на йрямой вход подан сигнал " 1 а на инверсный "0".

Триггеры 41-43 имеют счетный вхпд куда подаются импульсы, после спада которых состояние триггера меняется

2р на противоположное, и вход "Установка единицы", куда подается сигнал "1" для принудительной установки триггера в единичное состояние (на прямом вы ходе сигнал уровня "1 1, а на инверс25 ном сигнал уровня "0").

Распределители 44-46 импульсов формируют импульс (сигнал "1") на

К-м выходе при поступлении на его вход К-го импульса. Первый 44 и тред0 тий 46 распределители работают циклически, т.е ° после поступления на первый распределитель 44 импульсов

15-ro и т.д. импульсов импульсы по« являются вновь на первом и т.д. выхо

35 дах, а после поступления на третий распределитель 46 четвертого и т.д. импульсов импульсы появляются вновь., на первом и т.д. выходах. Второй распределитель 45 работает циклически, если на его втором входе (Сброс" )

40 отсутствует сигнал 1 (т.е. подан !! 11 сигнал " 0" ) . После того, как на второй вход подан сигнал " 1 ", этот распределитель переходит в начальное

45 состояние, т.е. вновь распределяет импульсы, подаваемые на его первый вход, начиная с первого выхода, независимо от того, сколько до этого было подано импульсов на его первый вход.

Первый 60 вход блока 18, являющийся первым управляющим входом устройства, соединен с первым входом седьмого элемента ИЛИ 57, а через

55 первый выход 61 блока 18 - с вторым управляющим входом 61 бЛока 19 регистрации. Второй вход 63 блока 18, являющийся вторым управляющим входом устройства, соединен с входом "Пуск"

1401483 генератора 36, третий вход 67 блока

18, являющийся информационным входом устройства, соединен с информационным входом коммутатора 37, выход ко-, 5 торого через шестой выход 68 блока

f8 соединен с первым информационным входом 68 первого накапливающего сумматора 6 и с информационными входами 68 первого, квадратора 10, первого блока 3 элементов ИЛИ и первого блока t памяти.

Выход первого блока 3 элементов

ИЛИ соединен с первым информационным входом счетчика 5, а через четвертый вход 69 блока- 18 " с инверсным входом первого элемента ЗАПРЕТ 39.

Выход счетчика 5 соединен с вторыми информационными входами первого 8 и второго 9 блоков деления, а через 20 информационный вход 74 блока !7— с информационным входом третьего узла 29 вычитания.

Выходы первого 6 и второго 7 накапливающих сумматоров соединены с первыми информационными входами первого 8 и второго 9 блоков деления соответственно. Выход первого квадратора 10 соединен с информационным входом второго накапливающего сумматора 7. Выход первого блока 8 деления соединен с информационным входом второго квадратора 11, первым информационным входом второго блока

13 вычитания и информационным входом З5 блока 19 регистрации. Выход второго блока 9 деления соединен с первым информационным входом первого блока

12 вычитания, соединенного вторым информационным входом с выходом вто- 4О рого квадратора 11, а выходом. - с ииформационным входом блока 14 извлечения квадратного корня, выход которого соединен с вторым информационным входом блока 15 умножения, соеди- 45 ненного первым информационным входом через выход 90 блока 17 с выходом узла 35 умножения, а выходом - с вторым информационным входом блока. 16 сравнения. 50

Выход первого блока 1 памяти соединен с вторым информационным входом второго блока 13 вычитания, информационным входом второго блока 2 памяти, а через шестой, вход 96 блока 18— с выходами девятого элемента ИЛИ 59.

Выход второго блока 13 вычитания

:соединен с первым информационным входом блока 16 сравнения, выход которого соединен с вторым управляющим входом второго блока 2 памяти, а через пятый вход 95 блока 18 — с вторыми входами первого 51 и второго

52 элементов ИЛИ.

Выход второго блока 2 памяти соединен с вторым информационным входом первого накапливающего сумматора 6 и входамн второго блока 4 элементов

ИЛИ, выход которого соединен с вторым информационным входом счетчика 5.

Выход седьмого элемента ИЛИ 57 соединен с входами "Установка единицы", первого 41, второго 42 и третьего 43 триггеров и входом "Сброс" второго распределителя 45, а через зторой выход 62 блока 18 — с третьими управляющими входами 62 (" Сброс" ) счетчика 5, первого 6 и второго 7 накапливающих сумматоров .и первого 1 и второго 2 блоков памяти.

Выход генератора 36 соединен с вторыми входами первого 47, второго

48, третьего 49 и четвертого 50 элементов И. Первые входы первого 47 и второго 48 элементов И соединены с прямым и инверсным выходами первого триггера 4 1 соответственно, а его счетный вход соединен с выходом первого элемента ЗАПРЕТ 39 блока управления.

Выход первого элемента И 47 соединен с входом узла 38 задержки, управляющим входом коммутатора 37, первыми входами первого 51 и второго 52 элементов ИЛИ и прямым входом первого элемента ЗАПРЕТ 39, а через третий выход 64 блока 18 - с первыми управляющими входами 64 первого блока 1 памяти и первого квадратора 10.

Прямой и инверсный выходы второго

42 триггера соединены с третьими входами второго 48 и третьего 49 элементов И соответственно, выходы которых соединены с входом первого распределителя 44 и первым входом второго распределителя 45 соответственно.

Прямой и инверсный выходы третье-, го триггера 43 соединены с первыми входами третьего 49 и четвертого 50 элементов И соответственно, выход последнего соединен с входом третьего распределителя 46.

Первый распределитель 44 соединен первым выходом 7 1 с первыми входами третьего 53, четвертого 54 и восьмого

1401483

58 элементов ИЛИ, через восьмой выход

71 блока 18 — с первым управляющим входом 71 второго блока 9 деления и вторым управляющим входом 71 второго накапливающего сумматора; 7, а через первый управляющий вход 7 1 блока 17— с первым управляющим входом третьего узла 29 вычитания.

Второй выход 75 первого распреде- 10 лителя 44 соединен с первым входом пятого элемента ИЛИ 55, а через двенадцатый выход 77 блока 18 — с первым управляющим входом 77 второго квадратора 11 ° 15

Третий выход 78 первого распределителя 44 через тринадцатый выход 78 блока 18 соединен с вторыми управляющими входами 78 второго блока 9 деления и второго квадратора 11 и 20 первым управляющим входом 78 первого блока 12 вычитания.

Четвертый выход 79 первого распределителя 44 через четырнадцатый выход 79 блока 18 соединен с вторым управляющим входом 79 первого блока

12 вычитания и первым управляющим входом 79 блока 14 извлечения квадратного корня.

Пятый выход 80 первого распредели- 30 теля 44 через пятнадцатый выход 80 блока 18 соединен через второй управ" ляющий вход 80 блока 17.с первым управляющим входом первого узла 20 возведения в квадрат. 35

Шестой выход 82 первого распределителя 44 через семнадцатый выход 82 блока 18 соединен через четвертый управляющий вход 82 блока 17 с первыми управляющими входами второго 21 4р и третьего 22 узлов возведения. в квадрат, третьего 25 и четвертого 26 узлов масштабирования и первого 27 узла вычитания и вторыми управляющими входами первого узла 20 возведения в 45 квадрат и третьего узла 29 вычитания.

Седьмой выход 83 первого распределителя 44 через восемнадцатый выход

83 блока 18 соединен через пятый управляющий вход 83 блока 17 с первыми управляющими входами первого 23 и второго 24 узлов масштабирования и вторыми управляющими входами второго 21 и третьего 22 узлов возведения в.квадрат, Восьмой выход 84 первого распределителя 44 через девятнадцатый выход 84 блока 18 соединен через шестой управляющий вход 84 блока 17 с первым управляющим входом второго узла 28 вычитания и вторым управляющим входом третьего узла 25 масштабирования.

Девятый выход 85 первого распределителя через двадцатый выход 85 блока 18 соединен через седьмой управляющий вход 85 блока 17 с вторыми управляющими входами первого узла 23 масштабирования и второго узла 28 вычитания и первым управляющим входом второго узла 33 сложения.

Десятый выход 86 первого рспределителя 44 через двадцать первый выход

86 блока 18 соединен через восьмой управляющий вход 86 блока 17 с вторыми управляющими входами первого узла 27 вычитания, второго узла 33 сложения и второго 24 и четвертого

26 узлов масштабирования и первыми управляющими входами первого 30 и второго 31 узлов деления, Одиннадцатый выход 87 первого распределителя 44 через двадцать втотой выход 87 блока 18 соединен 1ерез девятый управляющий вход 87 блока 17 с вторыми управляющими входами нервого 30и второго 31 узлов деления, и первым управляющим входом первого узла 32 сложения, Двенадцатый выход 88 первого распределителя 44 через двадцать третий выход 88 блока 18 соединен через десятый управляющий вход 88 блока 17 с вторым управляющим входом первого узла 32 сложения и первым управляющим входом узла 35 умножения, Тринадцатый выход 89 первого распределителя 44 через двадцать четвер тый выход 89 блока 18 соединен с первым управляющим входом 89 блока

15 умножения и вторым управляющим .: входом 89 блока 14 извлечения квад". ратного корня, а через одиннадцатый управляющий вход 89 блока 17 — с .вторым управляющим входом узла 35 умножения.

Четырнадцатый выход 91 первого распределителя 44 соединен со счетным входом второго триггера 42 блока 18 управления.

Пятый 80 и двенадцатый 88 выходы первого распределителя 44 соединены дополнительно с первым и вторым входами шестого элемента ИЛИ 56, выход которого через шестнадцатый выход

81 блока 18 соединен через третий

1483 1О ния соответственно.

9 140 управляющий вход 81 блока 17 с управляющим входом узла 34 задания константы, выход которого соединен с информационным входом первого узла

20 возведения в квадрат и первым . информационным входом узла 35 умножения.

Выход первого узла 20 возведения

Ф в квадрат соединен с информационными входами третьего узла 25 масштабирования, второго узла 21 возведения в квадрат и первого узла 27 вычитания.

Второй узел 28 вычитания .соединен информационным входом с выходом тре тьего узла 25 масштабирования, а выходом — с первым информационным входом второго узла 33 сложения, соединенного вторым информационным входом с выходом первого узла 23 масштабиро вания, а выходом - с первым информационным входом первого узла 30 деления.

Выход третьего узла 29 вычитания соединен с информационными входами третьего узла 22 возведения в квадрат и четвертого узла 26 масштабирования, выходы которых соединены с информационным входом второго узла

24 масштабирования и вторым информационным входом второго узла 31 деления соответственно, первый информационный вход последнего соединен с выходом первого узла 27 вычитания.

Выход второго узла 24 масштабирования соединен с вторым информационным входом первого узла 30 деления, выход которого соединен с первым информационным входом первого узла

32 сложения, соединенного вторым информационным входом с выходом второго узла 31 деления, а выходом — с вторым информационным входом узла 35 умножения. Выход второго узла 21 возведения в квадрат соединен с информационным входом первого. узла 23 масштабирования.

Выход узла 38 задержки через седь.мой выход 70 блока 18 соединен с вторым управляющим входом первого квадратора 10 и первым управляющим входом второго накапливающего сумматора 7.

Выходы первого 51, второго 52, третьего 53, четвертого 54 и пятого

55 элементов ИЛИ соединены через четвертый 65, пятый 66, девятый 72, десятый 73 и одиннадцатый 76 выходы блока 18 с первыми управляющими вхо-. дами 65 и 66 счетчика 5 и первого накапливающего сумматора 6,и вторыми

72, 73 и 76 управляющими входами счетчика 5, первого накапливающего сумматора 6 и первого блока 8 делеВыходы восьмого 58 и девятого 59 элементов ИЛИ через двадцать восьмой

98 и тридцатый выходы 102 блока 18 соединены с первым управляющим входом

98 первого блока 8 деления и первыми управляющими входами 102 второго блока 2 памяти и второго блока 13 вычитания соответственно, а выход девятого элемента ИЛИ 59 дополнительно соединен с вторым входом пятого элемента

ИЛИ 55 и с инверсным входом второго элемента ЗАПРЕТ 40, выход которого соединен со счетным входом третьего триггера 43.

Первый выход 92 второго распределителя 45 соединен с прямым входом второго элемента ЗАПРЕТ 40, а через двадцать пятый выход 92 блока 18 - с вторым управляющим входом 92 первого блока 1 памяти.

Второй выход 93 второго распределителя 45 через двадцать шестой выход

93 блока 18 соединен с первым управляющим входом 93 блока 16 сравнения и вторыми управляющими входами 93 блока 15 умножения и второго блока

13 вычитания, а третий выход 94 вто-. рого распределителя 45 через двадцать седьмой выход 94 блока 18 соединен с вторым управляющим входом 94 блока

16 сравнения.

Первый выход 97 третьего распределителя 46 соединен с вторыми входами третьего 53, четвертого 54 и восьмого 58 элементов ИЛИ.

Второй выход 99 третьего распределителя 46 соединен с третьим входом пятого элемента ИЛИ 55, а через двадцать девятый выход 100 блока 18 - с первым управляющим входом 100 блока

19 регистрации.

Третий выход 101 третьего распределителя 46 соединен с вторым входом седьмого элемента ИЛИ 57.

Устройство работает следующим образом.

На первый управляющий вход 60 устройства (фиг, 3), являющийся первым входом блока 18, подается сигнал "1".. который поступает на первый вход седьмого элемента ИЛИ 57, а через первый выход 61 блока 18 - (фиг. 1) 11 14 на второй управляющий вход 61 (" Сброс" ) блока !9 регистрации, сбрасывая его содержимое в нуль. С выхода седьмого элемента ИЛИ 57 блока 18 сигнал "1" (фиг. 4а), через второй выход 62 блока 18 поступает на третьи управляющие входы 62 (" Сброс" ) счетчика 5, первого 6 и второго 7 накапливакяцих сумматоров и первого 1 и второго 2 блоков памяти, сбрасывая их . содержимое в нуль.

Сигнал "1" с выхода седьмого элемента ИЛИ 57 дополнительно поступает на второй вход (" Сброс" ) второго распределителя 45, переводя его в начальное состояние, а также на входы

"Установка единицы" первого 41, второго 42 и третьего 43 триггеров, переводя их в состояния " 1 . На прямых и инверсных Я выходах триггеров 41-43 формируются длительные сигналы ."1" и "0" соответственно (фиг, 4 б ж, t. c t,.

По сигналам "1" и "0", идущим с .прямого и инверсного выходов первого триггера 41 на первые входы первого

47 и второго 48 элементов И соответственно, первый элемент И 47 подготавливается к открытию, а второй элемент И 48 закрывается. По сигналам .

"1" и "0", идущим с прямого и инверсного выходов второго триггера 42 на третьи входы второго 48 и третьего

49 элементов И соответственно, третий элемент И 49 закрывается, а второй элемент И 48 сохраняет закрытое состояние, По сигналам "1" и "0", идущим с прямого и инверсного выходов третьего триггера 43 на первые входы третьего

49 и четвертого 50 элементов И соответственно, третий элемент И 49 сохраняет свое закрытое состояние, а четвертый элемент И 50 закрывается.

Затем на второй управляюший вход

63 устройства, являющийся вторым входом блока 18, подается сигнал "1" (фиг, 4з), проходящий на вход "Пуск" генератора 36, который формирует на выходе ТИ с периодом следования (фиг. 4и), поступающие на вторые входы первого 47 ° второго 48, третьего

49 и четвертого 50 элементов И;

Но, так как только первый элемент

И 47 подготовлен к открытию, ТИ, про.ходя только через этот элемент, поступают на управляюхий вход коммутатора 37, прямой вход первого элемента

01483 12

ЗАПРЕТ 39, третий выход 64 блока 18, через который проходят на первые управляющие входы (" Разрешение приема") первого блока 1 памяти и первого квадратора 10,. а также проходят на первые входы первого 5 1 и второго

52 элементов KIH, с выходов которых

ТИ через четвертый 65 и пятый 66 выходы блока 18 проходят на первые управляющие входы ("Разрешение приема") счетчика 5 и первого накапливающего сумматора 6 соответственно.

10

На ин(1)ормационный вход 67 устрой1ства, являющийся третьим входом блока 18, синхронно с ТИ поступают за кодированные данные по следующей структуре (фиг. 4к):

20 с(()1„, Сх(2)1г, ..., (гх(п ())) (х(н)1 „, (Ф1„, (Ях) (0)1 „- 1Ф1, 45 .Коды (х(1) „поступают также и на первый блок 3 элементов ИЛИ, который имеет r входов (йо количеству разрядов кода, подаваемого на блок), По,этому при наличии "1" хотя бы в од- )

50 ном разряде входного кода, É4 вйходе этого блока всегда сигнал "1" (фиг.

4л, t e й,). Эти сигналы "1" поступают в счетчик 5 через его первый (сум.мирующий) информационный вход, где формируются коды Б() =(S(i-1)) +

+ 1 1), т.е, осуществляется подсчет текущего количества элементов выборки, поступающих на вход устройства, а через четвертый вход 69 блока 18 пос2Б гда (x(i)1 — двончный r-разрядный зз код i-ro данного в выборке;

1 Ф „ — код признака конца дан" ных (ПК), во всех раз30 рядах которого нули, которые через информационный вход коммутатора 37, его выход и шестой выход

68 блока 18 проходят в первый блок 1 памяти через его информационный вход, 35 где запоминаются, на первый блок 3 элементов ИЛИ, в первый квадратор 10 через его информационный вход, где формируются коды jx (i) „, а также в первый накапливающий сумматор 6

40 через его первый (суммируюшщй) информационный вход, где формируются коды

f(Sx1(i)) „= (Бх1(з.-1)) „+ fx(i)) „

3 l4

Сигнал "1" с первого 71 выхода первого распределителя 44 поступает на первые входы третьего 53, четвертого 54 и восьмого 58 элементов ИЛИ, через восьмой выход 7 1 блока 18 на первый управляющий вход 71 ("Разрешение приема") второго блока 9 деления и второй управляющий вход

71 (" Передача кода") второго 7 накапливающего сумматора, а через первый управляющий вход 71 блока 17 поступает на первый управляющий вход (" Разрешение приема") третьего узла

29 вычитывания.

Сигналы "1" с выходов третьего 53, четвертого.54 и восьмого 58 элементов

ИЛИ через девятый 72, десятый 73 и двадцать восьмой 98 выходы блока 18 поступают на вторые 72 и 73 управляющие входы "Передача кода") счетчика

5 и первого накапливающего сумматора

6 и первый управляющий вход 98 ("Разрешение приема") первого блока 8 деления соответственно.

Код fS(n)3 с выхода счетчика 5 поступает в первый 8 и второй 9 блоки деления через их вторые информа» ционные входы, а через их первые информационные вхоцы поступают коды (Бк1 (п)3 «fSx2 (n)3 с ввыодов первого 6 и второго 7 накапливающих сумматоров соответственно. Первый 8 и второй 9 блоки деления формируют коды первого (р,3 „и второго рт3в иеивдвных моментов соответственно. Код

1 S(n)) с выхода счетчика 5 поступа1 ет также через информационный вход

74 блока 17. в третийузел 29 вычитания через его информационный вход, где формируется «од (Я(п)3„- (23

Сигнал "1" с второго выхода 75 первого распределителя 44 поступает на первый вход пятого элемента ИЛИ 55, а с его выхода через одиннадцатый выход 76 блока 18 поступает на второй управляющий вход 76 (" Передача жода") первого блока 8. деления. Этот же сигнал "1" с второго выхода 75 первого распределителя 44 через двенадцатый выход 77 блока 18 поступает ,на первый управляющий вход 77 ("Разрешение приема") второго квадратот ра 11.

13 140148 тупают на инверсный вход первого элемента ЗАПРЕТ 39. Так как на оба входа первого элемента ЗАПРЕТ 39 поданы ".1", то на его выходе в соответствии с приведенной таблицей истинности формируются сигналы "0", идущие на счетный вход первого триггера 4 1 (см. фиг. 4м, t a t ), состояние которого не изменяется. 10

Тактовые импульсы с выхода первого элемента И 47 поступают также на узел

38 задержки, с выхода которого, задерживаясь на время /2р через седь* мой выход 70 блока 18 проходят на 15 первый управляющий вход 70 ("Разрешение приема") второго накапливающего сумматора 7 и второй управляющий вход 70 (" Передача кода") первого квадратора 10, íà выходе которого 20 формируются коды 1х (i)) поступающие во второй накапливающий сумматор

7 через его информационный вход, где формируются коды f Sx2 (i)j „ 8х22 (2.-1) 1(+ .+ f x (i)3„, где (Вх2(0)3 =(т3„

После того, как все коды Px(i)j„ поступили в устройство, в первом, блоке 1 памяти сказываются записанными все коды fx(i))„в - 1,п, е содержимое счетчика 5, первого 6 и 30 второго 7 накапливающих сумматоров становится равным $S (п))q (Sx1(n)3n и (Як2(п)3г соответствеино, на первый блок 3 элементов ИЛИ подаются г нулей кода ПК, на выходе которого формируется сигнал "0" (фиг. 4л, = ), поступающий через четвертый вход 69 блока 18 на инверсный вход первого элемента ЗАПРЕТ

39, на выходе которого в соответствии 40 с таблицей истинности, формиру1ется сигнал "i" поступающий на счетный вход первого триггера 41 (фиг. 4м, t<) После спада этого сигнала состояние первого триггера 41 меняет- 4S ся на противоположное: на прямом выходе формируется длительный сигнал

"0", а на инверсном — длительный сигнал "1" (фиг. 4б, в, t o t <) . По этим сигналам первый элемент И 47 закрыва- б0 ется, прекращая пропуск тактовых импульсов, что приводит к блокированию коммутатора 37, а следовательно, и информационного входа устройства, а второй элемент И 48 открывается и . .начинает пропускать тактовые импульсы на вход первого распределителя 44 (фиг. 4н, t > t ), которые распределяются по его выходам (фиг. 40п).

Код f (((, „с выхода первого блока 8 деления поступает на второй квадратор

11 через его информационный вход, где формируется код (р,„.

01483 16

20

15 14

Причем код f р, „с выхода первого блока 8 деления, поступая также на информационный вход блока 19 регистрации и первый информационный вход второго блока 13 вычитания, в эти блоки не проходит, так как на первые управляющие входы (" Разрешение приема") этих блоков поданы сигналы "0" (в дальнейшем такие ситуации не рассматриваются).

Сигнал "1" с третьего выхода 78 первого распределителя 44 через тринадцатый выход 78 блока 18 поступает на вторые управляющие входы 78 (" Передача кода") второго блока 9. деления и второго квадратора 11 и первый управляющий вход 78 (" Разрешение приема" ) первого блока 12 вычитания.

Коды (p )г и (р,) с выходов второго блока 9 деления и второго квадратора

11 поступают в первый блок 12 вычитания через его первый и второй информационные входы соответственно, где ,формируется код fG )„= (р — („р

Сйгнал "1" с четвертого выхода 79 первого распределителя 44 через четырнадцатый выход 79 блока 18 поступает на второй управляющий вход 79 (" Передача кода") первого блока 12 вычитания и первый управляющий вход

79 (" Разрешение приема,") блока 14 извлечения квадратного корня. Код (3

g Ъ с выхода первого блока 12 вы4 г читания поступает в блок 14 иэвлечекия . квадратного корня через его информационный вход, где формируется код ((3. „°

Сигнал "1" с пятого выхода 80 первого распределителя 44 через пятнадцатый выход 80 блока 18 и второй управляющий вход 80 блока 17 поступает на первый управляющий вход ("Разрешение приема") первого узла 20 возведения в квадрат блока 17. Этот же сигнал "1" с пятого выхода 80 первого распределителя 44 через первый вход шестого. элемента ИЛИ 56, его выход, шестнадцатый выход 81 блока 18 и третий управляющий вход 81 блока 17 поступает на управляющий .вход (" Передача кода") узла 34 задания константы блока 17, с выхода которого код jg) „поступает в первый узел 20 возведения в квадрат блока 17, где формируется код (g )„.

Сигнал "1" с шестого выхода 82 первого распределителя 44 через семнадцатый выход 82 блока t8 и четвертый управляющий вход 82 блока 17 проходит на вторые управляющие входы (" Передача кода".) первого узла 20 возведения в квадрат блока 17 и третьего узла 29 вычитания, первые управляющие входы (" Разрешение приема") второго 21 и третьего 22 узлов возведения в квадрат, первого узла 27 вычитания и третьего 25 и четвертого 26 узлов масштабирования.

Код (с выхода первого узла 20, возведения в квадрат поступает во второй узел 21 возведения в квадрат, третий узел 25 масштабирования и первый узел 27 вычитания через их информационные входы, где формируются коды (A/г0 (323 „х f18) „и (3) „С> Jã соответственно.

Код,(Б (п) „— j? ) „, с выхода третьего узла 29 вычитания поступает в третий узел 22 возведения в квадрат и четвертый узел 26 масштабирования через

25 их информационнйе входы, где формируются коды (fS(n)) „- f2) „) и, . 1 4 ) „х ((Я (n)$ — (2 } „. соответственно.

Сигнал "1" с седьмого выхода 83

gp первого распределителя 44 через во- . семнадцатый выход 83 блока 18 и пятый управляющий вход 83 блока 17 проходит на вторые управляющие входы (" Передача кода") второго 21 и третьего 22 узлов возведения в квадрат и первые управляющие входы ("Разрешение приема") первого 23 и второго 24 узлов масштабирования.

40 Код f9 )„c выхода второго узла 2).

; возведения в квадрат поступает в пер- вый узел 23 масштабирования через его информационный вход, где формируются код (5)„x $g ) Код (((Б)п „ (2 „)a с выхода третьего узла 22 возведения в квадрат поступает во второй узел 24 масштабирования через его информационный вход, где формируется код (96) „х (.$S(n))

-f 2) г ) . Сигнал "1" с восьмого выхода 84 первого распределителя 44 через девятнадцатый выход 84 блока

t8 и шестой управляющий вход 84 бло-. ка 17 поступает на второй управляю55 щий вход (Пер дача кода ) третьего ,узла 25 масштабирования ц первый yriравляющий вход (" Разрешение приема") второго узла 28 вычитания. Код 1,32) x х (g ) „ с выхода третьего узла 25

Сигнал "1" с одиннадцатого выхода

87 первого распределителя 44 через двадцать второй выход 87 блока 18 и девятый управляющий вход 87 блока 17 поступает на вторые управляющие входы (Передача кода") первого 30 и второ55

17 14014 масштабирования поступает во второй узел 28 вычитания через его информационный вход, где формируется код (з1„- 1зг)„Ь 1„.

Сигнал 1" с девятого выхода 85 первого распределителя 44 через двадцатый выход 85 блока 18 и седьмой управляющий вход 85 блока 17 поступает на вторые управляющие входь! ("Передача кода") первого узла 23 масшта- бирования и второго узла 28 вычитания и,первый управляющий вход ("Разрешение приема") второго узла 33 сложения. Коды fS)„х,;(f3)„-(32)„ê 15 х jg ),.с выходов первого узла 23 масштабирования и второго узла 28 вычитания соответственно проходят во

:шторой узел 33 сложения через его второй и первый информационные вхо- 20 ды, где формируется код (3 „- (32 „х х { „ + (S) х (ф4)

Сигнал "!" с десятого выхода 86 первого распределителя 44 "через двадцать первый выход 86 блока 18 и вось- 25 мой управляющий вход 86 блока 17 поступает на вторые управляющие входы (" Передача кода") второго 24 и четвертого 26 узлов масштабирования, первого узла 27 вычитания и второго узла 33 сложения и первые управляющие входы (" Разрешение приема") первого

30 и второго 31 узлов деления. Коды (311 (32 х fy )р + fS) „х х (14 „и (96 „х ({ z(n)l — (2j„) с выхода второго узла 33 сложения и второго узла 24 масштаби рования соответственно поступают в первый узел 30 деления через его первый и второй информационные входы, 4О где формируется код (Af1„ = ((3 — (32 „х { % 11 „+(5j „x f @41! „) /

/($96 j„х,(I S(n)j„- {.23 „)2.

Кодй 3 ) „- { 9Р „и (4 +

+ ({S(n)) a — 21„) с ВыхОДОВ . Пер- 4„, aoro узла 27 вычитания и четвертого узла 26 масштабирования соответственно поступают во второй узел 31 деления через его первый и второй информационные входы где ФормируеTcH код 50 (В), = (13),. - (р ))/(14) х, х (8(п)3„- (23„) .

83 18

ro 31 узлов деления и первый управляющий вход (" Разрешение приема") первого узла 32 сложения.

Коды 1А1,. и 1В)„ с выходов первого 30 и второго 3! узлов деления поступают в первый узел 32 сложения через его первый и второй информацион-. ные входы, где формируется .код (1) „ +

+ jA 11 + {В1,, Сигнал " 1" с двенадцатого выхода

88 первого. распределителя 44 через двадцать третий выход 88 блока 18 и десятый управляющий вход 88 блока 17 поступает на второй управляющий вход (" Передача кода") первого узла 32 . сложения и первый управляющий вход (."Разрешение приема") узла 35 умножения.

Этот же сигнал "1" с двенадцатого выхода 88 первого распределителя 44 через второй вход шестого элемента

ИЛИ 56, его выход, шестнадцатый выход 81,блока 18 и третий управляющий вход 8 1 блока 17 поступает на управляющий вход (" Передача кода") узла

34 задания константы. Коды („ и

+ (А)„ + (В)„ с выходов узла

34 задания константы и первого узла

32 сложения соответственно поступают в узел 35 умножения через его первый и второй информационные входы, где формируется код f(f! (fff„+ (А „+

+ (В1„) х{ 5„.

Сигнал "1" с тринадцатого выхода

89 первого распределителя 44 через двадцать четвертый выход 89 блока 18 поступает на первый управляющий вход

89 (" Разрешение приема") блока 15 умножения и второй управляющий вход

89 (" Передача кода") блока 14 извлечения квадратного корня, а через одиннадцатый управляющий вход 89 блока 17 поступает на второй управляющий вход (" Передача кода") узла

35 умножения.

Код {Gt „с выхода блока 14 извлечения квадратного корня непосредственно, а код fgt! с выхода узла 35 умножения через выход 90 блока 17 поступают в блок 15 умножения через его второй и первый 90 информационные входы, где формируется код (f ) х х jSj

Сигнал "1" с четырнадцатого выхода 91 первого распределителя 44 поступает на счетный вход второго триггера 42, состояние которого (после спада этого импульса) меняется на

01483

30

19 14 противоположное (фиг. 4 г, д, t=t ): на прямом выходе формируется длитель" ный сигнал "0", а на инверсном— длительный сигнал "1".

По сигналу "0", идущему с прямого выхода второго триггера 42 на третий вход второго элемента И 48, последний закрывается, прекращая пропуск ТИ на вход первого распределителя 44 ,(фиг. 4 н), а по сигналу "1", идущему с инверсного выхода второго триггера

42 на третий вход третьего элемента И 49, последний .открывается и начинает пропускать ТИ на первый вход второго распределителя 45 (фиг. 4 р, t ь t ), которые распределяются по .его выходам (фиг. 4. с,.т, t ь t ) .

Сигнал "1" с первого выхода 92 второго распределителя 45 подается на

:прямой вход второго. элемента ЗАПРЕТ

40, а через двадцать пятый выход 92 блока 18 поступает на второй управляющий вход 92 (" Передача кода") первого блока 1 памяти.

Код gx(i)3>, i=1,2, ..., с выхода блока 1 памяти {фиг,.4 у, t o t ) через шестой вход 96 блока 18 подается на девятый элемент ИЛИ 59, на выходе которого формируется сигнал

"1" (фиг. 4 ф, t p t ), идущий на инверсный вход второго элемента тупают во второй блок 13 вычитания через его второй и первый информационные входы соответственно, где формируется код абсолютной величины (без учета знака) разности

gx(i)j

После спада сигнала " 1" идущего с периого выхода 92 второго распределителя 45,,на о6а входа второго элемента ЗАПРЕТ 40 оказываются поданными сигналы "0", что приводит к формированию сигнала "0" на его выходе, и следовательно, и сохранению состоя-: ния третьего триггера 43 и прохождению ТИ на вход второго распределителя 45.

Сигнал "1" с второго выхода 93 второго распределителя 45 через двадцать шестой выход 93 блока 18 поступает на вторые управляющие входы 93 (" Передача кода") второго блока 13 вычитания и блока 15 умножения и первый управляющий вход 93 ("Разрешение при ма") блока 16 сравнения

Коды I f p (1„— j(i) j i u х ((3,, с выходов второго бл

8) ока

3 вычитания и блока 15 умножения поступают в блок 16 сравнения через

его первый и второй информационнйе входы соответственно, где формирует"3AIIPET 40, на выходе которого в со ответствии с таблицей истинности фор-.. мируется сигнал "0", идущий на счетный вход третьего триггера 43 (фиг. 4х, t v t<). Состояние этого триггера не изменяется (фиг. 4 е, a, ь и ), и,.следовательно, четвертый элемент

И 50 остается закрытым, а третий 40 элемент И 49 - открытым.

Сигнал "1" с выхода девятого элемента ИЛИ 59 поступает также на шторой вход пятого элемента ИПИ 55, с выхода которого через одиннадцатый 45 выход 76 блока 18 подается на второй управляющий вход 76 (" Передача кода") первого блока 8 деления, а через тридцатый выход 102 блока 18 поступает на первые управляющие вхо.ды 102 {"Разрешение приема".) второго блока 2 памяти и второго блока 13 вычитания.

Код jx(i)j» ñ выхода первого блока 1 памяти пос упа т — также -во-в Рой 55 бйок 2 памяти. через его информаци-. ,онный вход, где запоминается. Этот же код (к(к)1„и код (к,1„., кдкддд е выхода первого блока 8 деления, посся сигнал Z результата сравнения:

Z = "1" если (р,11, — (х(х) ь

®„ (б „, или Е = "0" °

Сигнал "1." с третьего выхода 94 второго распределителя 45 через двадцать седьмой выход 94 блока 18 поступает на второй управляющий вход

94 (" Передача кода") блока 16 сравнения, с выхода которого сигнал Z поступает на второй управляющмй вход

{"Передача кода") второго блока .2 памяти, а через пятый вход 95 блока

18 поступает на вторые входы первого

51 и второго 52 элементов ИЛИ.

11 11

Рассмотрим случай, когда Z = 1 т . е . когда значение x (i ) считается недостоверным „ В этом случае на выходах первого 5 1 и второго 5 2 элементов- ИЛИ формируются сигналы " 1 ", иду щие через четвертый 65 и пятый 66 входы блока t 8 соответственно на первые 65 и

66 управляющие входы (" Разрешение приема") счетчика 5 и первого накапливающего сумматора, а на выходе второго блока 2 памяти появляется код . х() „, идущий на второй блок 4 элементов ИЛИ и второй (вычитающий) (Ях!(n)% -(x(ii}„

21 1401 информационный вход первого и накапливающего .сумматора 6.

На выходе второго блока 4 элементов ИЛИ формируется сигнал "1", идущий на второй (вычитающий) информа5 ционный вход счетчика 5. Следовательно, содержимое счетчика 5 уменьшается на единицу, т.е. становится равным (Б „ = (S(pj Ä - (1),, а содержи- 1О мое первого накапливающего сумматора б становится равным

Рассмотрим случай, когда Z = О, т.е. когда значение x(i) считается достоверным. В этом случае информация с второго блока 2 памяти не считывается, т.е. íà его выходе появляется 2р код f(P),. идущий на второй блок 4 элементов ИЛИ и второй (вычитающий) информационный вход первого накапливающего сумматора 6.

На выходе второго блока 4 элемен- 25 тов ИЛИ появляется сигнал "О", идущий на второй (вычитающий) информационный вход счетчика 5. На выходах первого

51 и второго 52 элементов ИЛИ также формируются сигналы "0" идущие через 30 четвертый 65 и пятый 66 выходы блока

18 на первые 65 и 66 упрввляющие входы (" Разрешение приема") счетчика

5 и первого накапливающего сумматора 6 соответственно. Следовательно, содер- З жимое счетчика 5 и первого накапливающего сумматора 6 не изменяется.

Таким образом, после проверки на достоверность любого значения x(i), — 1,п, независимо от результата 40 проверки ТИ продолжают поступать на вход второго распределителя 45 и распределяться по его выходам.

После того, как все значенич x(1)

1,п, проверены на достоверность, на первом 92 выходе второго распре;, делителя 45 вновь формируется сигнал (фиг. 4 с, t = t ), идущий на прямой вход второго элемента ЗАПРЕТ

40, а через двадцать пятый выход 92 блока 18 поступающий на второй управ ляющий вход 92 (" Передача кода") первого блока 1 памяти.

На выходе первого блока 1 памяти появляется код признака конца данных (фиг. 4 у, t = t ), который через шестой вход 95 блока 18 поступает на девя гый элемент ИЛИ 59, на выходе которого формируется сигнал "О" (фиг.

483 22

4 ф, t = t>), идущий через второй вход пятого элемента ИЛИ 55, его вы-. ход и одиннадцатый выход 76 блока 18 на второй управляющий вход 76 (" Передача кода") первого блока 8 деления, а через тридцатый выход 102 блока 18 поступает на первые управляющие входы 102 (" Разрешение приема",) второго блока 2 памяти и второго блока 13 вычитания.

Этот сигнал "О" запрещает передачу кода 1 ф,) „ из первого блока 8 деле"." ния, а также прием кода (Ф во второй блок 2 памяти и прием кодов (р ),, и (ф во второй блок 13 вычитания.

Этот же сигнал "О" с выхода девятого элемента ИЛИ 59 подается также на инверсный вход второго элемента

ЗАПРЕТ 40, на выходе которого в соответствии с таблицей истинности формируется сигнал "1", идущий на счетный вход третьего триггера 43 (фиг. 4, х, t .= з), что приводит пос" ле его спада к изменению состояния триггера на противоположное (фиг.

4 е, ж, t=t>): на прямом выходе формируется длительный сигнал "О", закрывающий третий элемент И 49, который прекращает пропускать ТИ на вход второго распределителя 45, а на инверсном — длительный сигнал "1", открывающий четвертый элемент И 50, который начинает пропускать ТИ с выхода генератора 36 на вход третьего распределителя 46 (фиг ° 4 ц, t т t ), распределяемые по их выходам (фиг.

4ч,ш, t ъ ty)a

Сигнал "1" с первого выхода 97, тре-: тьего распределителя 46 (фиг. 3) поступает на вторые входы третьего 53, четвертого 54 и восьмого 58 элементов ИЛИ, с выходов которых через девятый 72, десятый 73 и двадцать восьмой 98 выходы блока 18 соответственно поступают на вторые управляющие входы 72 и 73 (" Передача кода") счетчика

5 и первого накапливающего сумматора

6 и первый управляющий вход 98 (" Разрешение приема") первого блока

8 деления соответственно.

Оставшееся содержимое ((Sx1)g„ первого накапливающего сумматора 6 и ($ ) счетчика 5 с их выходов посГ

1 тупает в.первый блок 8 деления через

его первый и второй информационные входы соответственно, где формирует-, 23 ся код истинного среднего значения (°" тп„, вычисленного по достоверным даннйм:

1401483 24 .го значений и корректирующих коэффициентов.

Формула и э обретения

Преимуществом предлагаемого уст,ройства по сравнению с известным является повышенное быстродействие, так как после кал цого удаления. недостоверного значения не требуется выделять минимальное и максимальное значения и осуществлять пересчет оценок среднего и среднеквадратичноСигнал 1 с второго выхода 99 третьего распределителя 46 поступает на третий вход пятого элемента ИЛИ

55, с выхода которого через одиннадцатйй выход 76 блока 16 проходит на второй управляющий вход (" Передача кода" ) первого блока 8 деления. Этот же сигнал "1" с второго выхода 99 третьего распределителя 46 через двадцать девятый выход 100 блока 18 проходит на первый управляющий вход

100 (" Разрешение приема") блока 19 регистрации. Код (m„) с выхода первого блока 9 деленйя поступает только в блок 19 регистрации через

его информационный вход, где регистрируется для дальнейшего использования (при необходимости визуального представления значения m в десятичном коде осуществляется преобразование двоичного кода (m„) в десятичный с помощью соответствующих преобразователей кодов, не показанных на фиг. 1).

Сигнал "1" с третьего выхода 101 третьего распределителя 46 поступает на второй вход седьмого элемента ИЛИ

57, с выхода которого (фиг. 4 а, t4)- проходит на входы "Установка единицы" триггеров 41-43, переводя их в единичное состояние, а на второй вход (" Сброс" ) второго распределителя

45, переводя его в начальное состоя40 ние, а через второй выход 62 блока 18 проходит на третьи управляющие входы

62 (" Сброс" ) первого 1 и второго 2 блоков памяти, счетчика 5 и первого 6: и второго 7 накапливающих сумматоров, 45 сбрасывая их содержимое в нуль, Следовательно, устройство готово для обработки следующей выборки, подаваемой на его информационный

;вход 67.

1. Устройство для контроля параметров, содержащее счетчик, блок задания корректирующих коэффициентов, блок умножения, первый блок памяти, первый и второй накапливающие сумматоры, первый и второй блоки деления, первый и второй квадраторы, первый и второй блоки вычитания, блок извлечения квадратного корня, блок сравнения и блок регистрации, причем выход счетчика соединен с входами делителя первого и второго блоков деления и информационным входом блока задания корректирующих коэффициентов,; выход которого соединен с входом первого сомножителя блока умножения, соединенного входом второго сомножителя с выходом блока извлечения квадратного корня, а выходом — с первым информационным входом блока срамные ния, второй информационный вход которого соединен с выходом второго блока вычитания, вход уменьшаемого которого соединен с выходом первого блока деления, выходы первого и второго накапливающих сумматоров соот-, ветственно соединены с входами делимого первого и второго блоков деления, выходы которых соединены с информационным входом второго квадратора и входом уменьшаемого первого ". блока вычитания соответственно; вход вычитаемого и выход которого со. единены с выходом второго квадратора и информационным входом блока извлечения квадратного корня соответствен" но, выход первого квадратора соединен с информационным входом второго на капливающего сумматора, а блок задания корректирующих коэффициентов содержит с первого по третий узлы возведения на квадрат, с первого по четвертый узлы масштабирования, с, первого по третий узлы вычитания, первый и второй узлы деления, первый и второй узлы сложения, уэел задания константы и узел умножения, выход первого узла возведения в квадрат соединен с информационным входом второго узла возведения в квадрат, выход которого соединен с информационным входом первого узла масштабирования, выход третЬего узла вычита25 34014 ния соединен с информационным входом третьего узла возведения в квадрат, выход которого соединен с информационным входом второго узла масштабиро5 вания, информационный вход третьего узла вычитания является информационным входом блока задания корректирующих коэффициентов, выход третьего узла масштабирования соединен с информационным входом второго узла вычитания, выход которого соединен с входом первого слагаемого второго узла сложения, выход первого узла деления соединен с входом первого слагаемо- 15 . го первого узла сложения, а выход узлаумножения является выходом блока задания корректирующих коэффициентов, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены второй блок памяти, первый и второй элемен. ты ИЛИ и блок управления, причем блок управления соединен первым выхо-. дом с первым управляющим входом 25 блока регистрации, вторым выходом— с входами сброса счетчика, первого и второго блоков памяти и первого и вто рого накапливающих сумматоров, третьим выходом — с первыми †.управляющими б входами первого блока памяти и первого квадратора, четвертым и пятым выходами - с первым управляющим входом счетчика и входом суммирования первого накапливающего сумматора соответственно, шестым выходом — с входом

35 суммирования первого накапливающего сумматора с информационными входами первого квадратора, первого блока памяти и с входами первого блока элементов ИЛИ, седьмым выходом — с первым управляющим входом второго накапливающего сумйатора и вторым управляющим входом первого квадратора, восьмым Выходом с первыми управляющими 45 входами блока задания корректирующих коэффициентов и второго блока деления, с вторым управляющим входом второго накапливающего сумматора, девятым, десятым и одиннадцатым выходами - с вторыми управляющими входами счетчика, первого накапливающего сумматора и с первым управляющим входом первбго блока деления соответственно, двенадцатым выходом — с пер55 вым управляющим входом второго квадратора, тринадцатым выходом — с первым управляющим входом первого блока вычитывания и с первым управляющим

83 26 входом второго квадратора, с вторым управляющим входом второго блока деления, четырнадцатым выходом — с первым управляющим входом блока изв.лечения квадратного корня и вторым управляющим входом первого блока вычитания, пятнадцатым, шестнадцатым, семнадцатым, восемнадцатым,девятнадцатым, двадцатым, двадцать первым, .двадцать вторым, двадцать третьим и двадцать четвертым выходами — с вторым, третим; четвертым, пятым, шестым, седьмым, восьмым, девятым, десятым и одиннадцатым управляющими входами блока задания корректирующих коэффициентов соответственно, двадцать пятым выходом " с вторым управляющим входом первого блока памяти, двадцать. шестым выходом — с первыми управляющими входами блока сравнения, блока умножения и второго блока вычитания, двадцать седьмым выходом— с вторым управляющим входом блока сравнения, двадцать восьмым выходом — с вторым управляющим входом первого-.: блока деления, двадцать девятым выходом — с вторым управляющим входом блока регистрации, тридцатым выходом - с первым управляющим входом второго блока памяти и вторым управляющим входом второго блока вычитания, двадцать четвертым выходом блок управления соединен с вторым управляющим входом блока умножения и вторым управляющим входом блока извлечения квадратного корня, первый, второй и третий входы блока управления являются первым и вторым управляющими входами и информационным входом устройства соответственно, четвертый вход блока управления соединен с выходом первого блока элементов ИЛИ, пятый вход — с выходом блока.сравнения, а шестой вход — с выходом первого блока памяти, выход блока сравнения соединен с вторым управляющим входом второго блока памяти,,соеди".. ненного выходом с входом вычитания первого накапливающего сумматора и входом блока элементов ИЛИ, выход которого соединен с вычитающим входом счетчика, суммирующий вход которого соединен с выходом первого элемента

ИЛИ, выход первого блока памяти соединен с информационным входом второго блока памяти и входом вычитаемого второго блока вычитания, выход первого блока деления соединен с ин@орма-. -.

14014

27 ционным входом блока регистрации, узел задания константы блока задания .корректирующих коэффициентов соединен выходом с информационным входом пер-вого узла возведения в квадрат, вхо5 дом первого сомножителя узла умножения, а управляющим входом — с третьим управляющим входом блока задания корректирующих коэффициентов, первый узел возведения в квадрат выходом дополнительно соединен с информационными входами первого узла вычитания и третьего узла масштабирования, а первым управляющим входом - с втоРым управляющим входом блока задания корректирующих коэффициентов, второй узел сложения соединен входом второго слагаемого с выходом первого узла масштабирования, а выходом - с входом 20 делимого первого узла деления, соединенного входом делителя с выходом второго узла масштабирования, второй узел деления соединен входом делимого с выходом первого узла вычитания, 25 . входом делителя — с выходом четвертого узла масштабирования, а выходом — с входом второго слагаемого первого узла сложения, соединенного выходом с входом второго сомножителя узла 30 м ожения, четвертый узел масштаби-. . Рования соединен информационным входом с выходом третьего узла вычитания, первый управляющий вход которого соединен с первым управляюшим в одо 35 блока задания корректирующих коэффициентов, первые управляющие входы пер.

;вого узла вычитания, второго и третьего узлов возведения в квадрат, третьего и четвертого узлов масштаби- 4 рования, вторые управляющие входы первого узла возведения в квадрат и третьего узла вычитания являются четвертым управляющим входом блока зада.ния корректиРующих коэффициентов, первый управляющий вход второго узла вычитания и второй управляющий вход третьего уЛла масштабирования являются шестым управляющим входом блока задания коРРектирующих коэффициентов, 50 первые управляющие входы второго узла сложения и первого узла масштабирования и второй управляющий вход второго узла вычитания являются седьмым управляющим входом блока задания корректирующих коэффициентов, вторые управляющие входы первого узла вычитания, второго узла сложения и четвертого узла масштабирования,первые управляющие входы вто83 28 рого узла масштабирования и второго узла деления являются восьмым управляющим входом блока задания корректирующих коэффициентов, первые управляющие входы узла умножения и первого узла сложения являются десятым управляющим входом блока задания кор ректирующих коэффициентов, вторые управляющие входы первого узла сложения, первого и второго узлов деления являются девятым управляющим входом блока задания корректирующих коэффициентов, вторые управляющие входы второго и третьего узлов возведения в квадрат, первого и второго узлов масштабирования являются пятым управляющим входом блока задания корректирующих коэффициентов,а второй управляющий вход узла умножения является одиннадцатым управляющим входом блока задания корректирующих коэффициентов.

2. Устройство по п. 1, о т л и-, ч а ю щ е е с я тем, что блок упРавления содержит коммутатор, узел за.держки, первый и второй элементы ЗАПРЕТ, с первого по третий триггеры, с первого по третий распределители импульсов, с первого по четвертый элементы И, с первого по девятый элементы ИЛИ и генератор „тактовых импульсов, выход которого соединен с первыми входами первого, второго, третьего и четвертого элементов И, вторые входы первого и второго элементов И соединены: с прямым и инверсным выходами первого тригера соответственно, вторые входы третьего и четвертого элементов И соединены с прямым и инверсным выхоI дами третьего триггера соответственно, третьи входы второго и третьего элементов И соединены с прямым и инверсным выходами второго триггера соответственно, выход первого элемента

И соединен с входом элемента задержки, с первыми входами первого и второго элементов ИЛИ, с прямым входом первого элемента ЗАПРЕТ, с управляющим входом коммутатора и с третьим выходом блока управления, выход седьмого элемента ИЛИ соединен с входами

"Установка единицы" первого, второго ,и третьего триггеров, входом "Сброс" второго распределителя импульсов и вторым выходом блока управления, вы" ходы первого и второго элементов.

ЗАПРЕТ соединены со счетными входами первого и третьего триггеров соответственно, счетный вход второго тригге29

1401483 ра соединен с первым выходом первого распределителя импульсов, тактовый вход которого и тактовые входы второго и третьего распределителей импуль-.

5 сов соединены с выходами второго, тре. тьего и четвертого. элементов И соответственно, первый вход и первый вы« ход блока управления соединены с первым входом седьмого элемента И, вто- щ рой вход которого соединен с первым выходом третьего распределителя импульсов, второй вход блока управления соединен с входом "Пуск" генератора тактовых импульсов, третий вход блока управления соединен с информационным входом коммутатора, выход которого соединен с шестым выходом блока управления, первый распредели тель импульсов соединен вторым выходом с первыми входами третьего, четвертого и восьмого элементов ИЛИ и восьмым выходом блока управления, третьим выходом — с первым входом пятого элемента ИЛИ и с двенадцатым 25 выходом блока управления, четвертым

:.выходом - с первым входом шестого элемента ИЛИ и с двадцать третьим выходом блока управления, пятым выходом - с вторым входом шестого gg элемента ИЛИ и с пятнадцатым выходом блока управления, шестым, седьмым, восьмым, девятым, десятым, одиннадцатым, двенадцатым, тринадцатым и ,четырнадцатым выходами — с тринад- .

35 цатым, четырнадцатым, семнадцатым, восемнадцатым, девятнадцатым, двад цатым, двадцать первым, двадцать вторым и двадцать четвертым выходами блока управления соответственно, второй распределитель импульсов соединен первым выходом с двадцать пятым выходом блока управления и прямым входом второго элемента ЗАПРЕТ, инверсный вход которого и второй вход пятого элемента ИЛИ подключены к выходу девятого элемента ИЛИ и являются тридцатым выходом блока управления, вход девятого элемента ИЛИ является шестым входом блока управления, второй и третий выходы второго распределителя импульсов являются двадцать шестым и двадцать седьмым выходами блока управления соответственно, третий распределитель импульсов соединен вторым выходом с вторыми. входами третьего, четвертого и восьмого элементов ИЛИ, а третьим выходом — с двадцать девятым выходом блока управления и третьим входом пятого элемента ИЛИ, выход которого и выходы первого, второго, третьего, четвертого, шестого и восьмого элементов ИЛИ являются одиннадцатым, четвертым, пятым, девятым, десятым, шестнадцатым и двадцать восьмым выходами блока управления соответственно, инверсный вход первого элемента ЗАПРЕТ соединен с четвертым входом блока управления, а выход элемента задержки является седьмым выходом блока управления, вторые входы первого и второго элементов ИЛИ являются пятым входом блока управления.

140 1483

1401483

ОюФ-ВЭФАМ Ою15-ВО ЭюПвеВЛаа ОтйвоЯВвм б1, N. Юйи& В &.Ю &Ю

&. 18

И.ю

Аж

ЖсФ

?t-æ дю Ф-и

ОбакбФ йл б-ю

71йи Жк

ОлГф у

Ю

Меб

ФИ1Ю

gk

Edir.б

4 Жйб

ЯМЫ

7Ю

Ол&Л

Н ко

1401483 да».

» НР»

CI»h Q с Т41

Юмс ф

4 т,41 дыИ .т4Z йа.4 с Т41

4 рисам

Р4И т,4

В4И. и гтнм

ChIh.

Ф нм, С4 l1

IF Т1 41

ch.

РЯ 44

1-й C»h

»

Р4, 44

44.йй»

W,44

1-й Вв.

Р Rl 145

1-йЮ4»

С РН,И.У.й йа

IFF РНс45

CFrh 1- t»

4F & 4tff. 1

С » CF.

Тс 43

ch

Ц hFFFF 44

1-ййи

Ж44.1-ййи и Рн14"т сi th, Фис4

th 4

Составитель И. Алексеев

Техред М.Дидык Корректор О. Кравцова

Редактор В. Петраш.Закаэ 2787/49 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Проиэводственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4