Устройство формирования временных интервалов

 

Изобретение может быть использовано при построении автономных формирователей больших временных интервалов в вычислительных устройствах. Цель изобретения - повышение точности формирования интервалов времени. Устройство содержит задаюший генератор 1, регистр 3, счетчик 4, блок 7 совпадения и триггер 9. Введение блока 2 коррекции, дешифратора 5, регистра 6, блока 8 совпадения, элемента И 10, элемента ИЛИ 11, счетчика 12 и образование новых функциональных связей обеспечивают компенсацию ошибки, возникаюш,ей при формировании больших временных интервалов из-за технических разбросов частоты задающего генератора I от номинального значения с дискретом ±1 период опорной частоты. В описании приведен пример реализации блока 2 коррекции. 1 з.п. ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК д114 Н 03 К 5 153

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АBTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4104764/24-21 (22) 11.08.86 (46) 07.06.88. Бюл. № 21 (72) С. E. Вьюхин, А. И. Грамотеев и В. А. Шаповалов (53) 621.374 (088.8) (56) Авторское свидетельство СССР № 824417, кл. Н 03 К 5/00, 1979.

Авторское свидетельство СССР № 577509, кл. Н 03 К 5/00, 1976. (54) УСТРОЙСТВО ФОРМИРОВАНИЯ

ВРЕМЕННЫХ ИНТЕРВАЛОВ (57) Изобретение может быть использовано при построении автономных формирователей больших временных интервалов в вычислительных устройствах. Цель изоб„„SU„„1401585 А1 ретения — повышение точности формирования интервалов времени. Устройство содержит задающий генератор 1, регистр 3, счетчик 4, блок 7 совпадения и триггер

9. Введение блока 2 коррекции, дешифратора 5, регистра 6, блока 8 совпадения, элемента И 10, элемента ИЛИ 11, счетчика 12 и образование новых функциональных связей обеспечивают компенсацию ошибки, возникающей при формировании больших временных интервалов из-за технических разбросов частоты задающего генератора 1 от номинального значения с дискретом ++1 период опорной частоты. В описании приведен пример реализации блока 2 коррекции. 1 з.п. ф-лы, 2 ил.

1401585

Изобретение относится к импульсной технике и может быть использовано при построении автономных формирователей больших временных интервалов в вычислитель Iblx устройствах, работающих в реальном масштабе времени.

Цель изобретения — повышение точности формирования интервалов времени.

На фиг. 1 приведена структурная схема устройства; на фиг. 2 — структурная схема блока коррекции.

Устройство содержит задающий генератор 1 (ЗГ), блок 2 коррекции (БК), регистр 3, счетчик 4, дешифратор 5, регистр

6, элементы 7 и 8 совпадения, триггер 9, элемент И 10, элемент ИЛИ 11, счетчик !

2, выход 13 которого является выходом устройства, а вход подключен к выходу

14 БК 2, вход 15 сигнала опорной часготы которого соединен с выходом 3 Г 1, а входы сигнала 16 и знака 17 коррекции соединены соответственно с выходом элемента И 10 и с выходом знакового разряда регистра 3, вход которого является управляющим входом 18 устройства, а выход соединен с первым входом элемента 7 совпадения, выход которого подключен к первому входу триггера 9, выход которого соединен с входом элемента И 10, другой вход которого соединен с выходом дешифратора 5 и с входом счетчика 4, выход которого соединен с вторым входом элемента совпадения, выход элемента 8 совпадения соединен с первым входом элемента

ИЛИ 11, выход которого соединен с входом начальной установки триггера 9 и счетчика 4, а второй вход является входом 19 начальной установки устройства и соединен с входом 20 начальной установки

БК 2 и с входом начальной установки счетчика 12, вторая группа выходов которого соединена с входами дешифратора 5, а третья группа выходов соединена с первым входом элемента 8 совпадения, к второму входу которого подключены выходы регистра 6, входы которого являются вторым управляющим входом 21. БК 2 содержит линию 22 задержки (ЛЗ), триггер 23, элемент И 24, инвертор 25, элемент И 26—

28, элемент ИЛИ 29, выход которого является выходом 14 БК 2, а входы соединены с выходами элементов И 27 и 28, первый вход последнего из которых соединен с входом 15 БК 2 и с входом линии 22 задержки, выход которой соединен с первым входом элемента И 27 и с тактовым входом триггера 23, вход начальной установки которого является входом 20

БК 2, информационный вход подключен к выходу элемента И 24, а инверсный выход соединен с вторым входом элемента

И 28 и с первым входом элемента И 24, второй вход которого через инвертор 25 соединен с входом 17 БК 2 и с вторым входом элемента И 26, выход которого

5 !

О !

55 подключен к второму входу элемента И 27, а первый вход соединен с третьим входом элемента И 24 и с входом 16 БК 2.

Принцип работы устройства заключается в том, что выбирают циклом работы устройства некоторый интервал времени и разбивают его íà N частей.

Коррекции, величиной в один период опорной частоты, во время работы устройства вносят в п интервалов времени, где n< N.

Устройство работает следующим образом.

После включения напряжения питания счетчики 4 и 12, регистры 3 и 6 и триггеры 9 и 23 находятся в произвольном состоянии (ЗГ 1 подает на вход 15 БК 2 опорную частоту). После этого с входов устройств 18 и 21 записываются в регистры

3 и 6 соответственно коды: во второй регистр 6 — количество интервалов коррекции, в течение которых вносятся коррекции счета (не более одной за один интервал), а в первый регистр 3 — количество вносимых поправок, а также информация о знаке коррекции, дешифратор 5 определяет интервал коррекции времени, в течение которого ошибка счета времени по величине может достигать одного периода частоты ЗГ I.

Рассмотрим работу устройства при коррекции на «+1», т. е. когда частота

ЗГ 1 меньше номинальной. Данному виду коррекции соответствует логическая «1» в знаковом разряде регистра 3, которая подается на второй вход элемента И 26.

С выхода триггера 9 сигнал логической «1» подается на первый вход элемента И 10.

С инверсного выхода триггера 23 сигнал логической «1» поступает на второй вход элемента И 28 и первый вход элемента

И 24.

После начальной установки устройства сигнал логического «О» с выхода дешифратора 5 через элементы И 10 и 26 поступает на второй вход элемента И 27 и, тем самым, запрещает прохождение сигналов задержанной опорной частоты на выход 14 БК 2 через него, а сигнал логической «1» на втором входе элемента

И 28 разрешает прохождение сигналов опорной частоты на выход 14 БК 2 через элемент И 27. Счетчик 12 изменяет свое состояние по приходу сигналов опорной частоты на его счетный вход. При достижении счетчиком 12 состояния, соответствующего появлению сигнала логической «1» на выходе дешифратора 5, счетчик 4 изменяет свое состояние, а. сигнал логической «1» через элементы И 10 и 26 поступает на второй вход элемента И 27, разрешая тем самым прохождение на выход

14 БК 2 одного задержанного сигнала опорной частоты через элемент И 27, так как после прохождения задержанного сигнала на выход 14 БК 2 счетчик 12 изменяет

1401585

1О!

25

35

45

55 свое состояние, и на выходе дешифратора 5 появляется сигнал логического «О», который проходит через цепь элементов И 10 и 26 и поступает на второй вход элемента И 27, запрещая, тем самым, прохождение второго задержанного импульса.

Триггер 23 в данном режиме работы своего состояния не изменяет, так как на втором входе элемента И 24 с выхода инвертора 25 присутствует сигнал логического «О», который с выхода элемента И

24 поступает на информационный вход триггера 23. По задержанным сигналам опорной частоты на стробирующем входе триггера 23 с выхода ЛЗ 22 сигнал логического «О» с выхода элемента И 24 записывается в триггер 23, не изменяя, тем самым, его состояние.

Таким образом, за один период опорной частоты в режиме коррекции «+1» второй счетчик 12 считает два импульса, благодаря чему код для формирования временной метки формируется за более короткое время, а именно меньше на период опорной частоты.

Рассмотрим работу устройства при коррекции «-1», т. е. когда частота ЗГ больше номинальной.

Данному виду коррекции соответствует логический «0» в знаковом разряде регистра 3, который подается на второй вход элемента И 26 и на вход инвертора 25, с выхода которого сигнал логической «1» поступает на второй вход элемента И 24.

При достижении счетчиком 12 состояния, соответствующего появлению сигнала логической «1» на выходе дешифратора 5, счетчик 4 изменяет свое состояние, а сигнал логической «1» через элементы И 10 и 24 поступает на информационный вход триггера 23, и по приходу на его стробирующий вход сигнала задержанной опорной частоты с выхода ЛЗ 22 устанавливает триггер 23 в единичное состояние.

Сигнал логического нуля с инверсного выхода триггера 2 поступает на второй вход элемента И 28 и, тем самым, запрещает прохождение следующего сигнала опорной частоты на выход 14 БК 2 и на первый вход элемента И 24, формируя таким образом сигнал логического «О» на информационном входе триггера 23. По приходу следующего задержанного сигнала на стробирующий вход триггера 23 с выхода ЛЗ

22 триггер 23 устанавливается в нулевое состояние. При этом на его инверсном выходе формируется сигнал логической «1», разрешающий прохождение сигнала опорной частоты через элемент И 28 на выход 14 БК 2. Первый после снятия запрета сигнал опорной частоты изменяет состояние счетчика. !2. вследствие чего на выходе дешифратора 5 формируется сигнал логического «О», который, проходя через элемент И 10, поступает через третий вход элемента И 24.

Таким образом, один период опорной частоты в режиме коррекции «-1» вторым счетчиком 12 не фиксируется. чем удлиняется время формирования кода временной ячейки на один период опорной частоты.

Счетчик 4, считая количество импульсов с выхода дешифратора 5, сравнивает свое состояние на элементе 7 совпадения с кодом, записанным в регистр 3. При достижении счетчиком 4 состояния, равного состоянию регистра 3, на выходе элемента 7 совпадения формируется сигнал, станавливающий триггер 9 в состояние логического «О» íà его выходе. Сигнал логического «0» на выходе триггера 9 запрещает прохождение сигналов с выхода дешифратора 5 через элемент И 10 на вход

16 БК 2.

В результате устройство отсчитывает количество временных интервалов, заданных дешифратором 5, по которым необходимо было корректировать длительность выходных сигналов, и далее прекращает коррекцию.

При достижении счетчиком 12 состояния, равного состоянию регистра 6, на выходе элемента 8 сравнения формируется сигнал, устанавливающий триггер 9 в состояние логической «1». а счетчик 4 — в начальное состояние. Сигнал логической «1» на выходе триггера 9 разрешает прохождение сигналов коррекции с выхода дешифратора 5 через элемент И 10 на вход 16 БК 2, и цикл коррекции повторяется.

Блок коррекции по сигналу коррекции или формирует в одном периоде опорной частоты еще один дополнительный импульс (когда частота опорного генератора меньше номинальной), или задерживает прохождение импульса опорной частоты на один период опорной частоты (когда частота опорного генератора больше номинальной) в зависимости от знака коррекции. Прп этом второй счетчик, соответственно, или фиксирует за один период опорной частоты два импульса, уменьшая временной интервал формирования временной метки, или пропускает при счете один импульс опорной «астоты, тем самым увеличивая временной интервал формирования временной метки.

Таким образом, обеспечивается компенсация ошибки, возникающей при формировании больших временных интервалов из-за технологических разбросов частоты задающего генератора от номинального значения с дискретом w1-1 период опорной частоты.

Благодаря этому в предлагаемом техническом решении по сравнению с известным повышается точность формирования больших временных интервалов.

1401585

Формула изобретения

Составитель Г. Брынский

Редактор A. Шандор Техред И. Верес Корректор И. Эрдейи

Заказ 2540/54 Тираж 928 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

1. Устройство формирования временных интервалов, содержащее задающий генератор, первый счетчик, первый блок совпадения, триггер, первый регистр, вход которого является первым управляющим входом устройства, отличающееся тем, что, с целью повышения точности формирования интервалов времени, в него введены блок коррекции, второй регистр, дешифратор, второй блок совпадения, элемент ИЛИ, элемент И, второй счетчик, первый выход старшего разряда которого является выходом устройства, а счетный вход подключен к выходу блока коррекции, вход сигнала опорной частоты которого соединен с выходом задающего генератора, а вход сигнала коррекции и вход знака коррекции блока коррекции соединены соответственно с выходом элемента И и выходом знакового разряда первого регистра, выход которого соединен с первым входом первого блока совпадения, выход которого соединен с первым входом триггера, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом дешифратора и со счетным входом первого счетчика, выход которого подключен к второму входу первого блока совпадения, выход второго блока совпадения соединен с первым входом элемента ИЛИ, выход которого соединен с вторым входом триггера и с входом начальной установки первого счетчика, а второй вход является

6 входом начальной установки устройства и соединен с выходом начальной установки блока коррекции и второго счетчика, выходы младших разрядов которого подключены к входу дешифратора, а выходы старших разрядов соединены с первым входом второго элемента совпадения, второй вход которого соединен с выходом второго регистра, вход которого является вторым управляющим входом устройства.

10 2. Устройство по п. 1, отличающееся тем, что блок коррекции содержит четыре элемента И, элемент ИЛИ, элемент НЕ, триггер и линию задержки, вход которой соединен с входом сигнала опорной частоты блока коррекции и первым входом четвертого элемента И, выход которого соединен с первым входом элемента ИЛИ, а второй вход — с первым входом первого элемента И и с инверсным выходом

D-триггера, вход установки которого соеди2д нен с входом начальной установки блока коррекции, С-вход — с выходом линии задержки и первым входом третьего элемента И, а D-вход — с выходом первого элемента И, второй вход которого через элемент НЕ соединен с входом знака коррекции и вторым входом второго элемента

И, а третий вход — с входом сигнала коррекции и первым входом второго элемента И, выход которого соединен со вторым входом третьего элемента И, выход которого соединен с вторым входом элемента ИЛИ, выход которого является выходом блока коррекции.