Аналого-цифровой преобразователь

 

Изобретение относится к цифровой измерительной технике и может быть применено , в частности, в цифровых вольтметрах. Изобретение позволяет с высокой точностью преобразовывать мгновенные значения сигнала при одновременном обеспечении готовности аналого-цифрового преобразователя (АЦП) к работе в любой момент времени. В АЦП реализован принцип поразрядного уравновешивания с рециркуляцией остатка, при этом в процессе преобразования осуществляется компенсация погрешностей, вызванных дрейфом нуля всех узлов, в.чодящих в АЦП (в том числе дрейфа нуля запоминаюш.его устройства, непосредственно связанного с входным сигналом). Работа взад АЦП осуществляется по тактам, полный цикл преобразования составляет, например, для четырех десятичных разрядов преобразуемого сигнала 31 такт. До прихода импульса запуска в узле 5 коррекции дрейфа запоминается суммарный эквивалентный дрейф и начальное смешен11е запоминаюшего устройства (ЗУ) 4, вычитаюшего устройства , усилителя, цифроаналогового преобразователя (ЦАП) и самого блока 11. К концу первого такта на выходе ЗУ 4 получается суммарный сигнал (полезный и дрейф второго ЗУ 2). Во втором такте дрейф ЗУ 2 запоминается на конденсаторе 25 и подается на вход ЗУ 4, в результате чего на его выходе получается только полезный сигнал (осуществляется вычитание). В третьем такте определяется полярность выходного сигнала ЗУ 4 в блоке сравнения. В последующих тактах осуществляется поразрядное кодирование сигнала. По завершении каждого частного цикла преобразования осушествляется фиксация результатов преобразования по мере получения все более младших десятичных разрядов. В конце каждого частного цикла образуется разностный сигнал сравнения, который усиливается в 10 раз и используется как подстановка для преобразования в последующем частном цикле рециркуляции остатка. 3 з. п. ф-лы, 5 ил. € Nfe. о о to nycf

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (5114 Н 03 М l/14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ сл

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3926215/24-24 (22) 10.07.85 (46) 07.06.88. Бюл. № 21 (75) А. И. Пекарский (53) 681.325 (088.8) (56) Авторское свидетельство СССР № 945978, кл. Н 03 М 1/46, 1982.

Микроэлектронные цифроаналоговые и аналого-цифровые преобразователи информации./Под ред. В. Б. Смолова, 1976, с. 322—

323, рис. 11 — 15. (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к цифровой измерительной технике и может быть применено, в частности, в цифровых вольтметрах.

Изобретение позволяет с высокой точностью преобразовывать мгновенные значения сигнала при одновременном обеспечении готовности аналого-цифрового преобразователя (АЦП) к работе в любой момент времени.

В АЦП реализован принцип поразрядного уравновешивания с рециркуляцией остатка, при этом в процессе преобразования осуществляется компенсация погрешностей, вызванных дрейфом нуля всех узлов, входящих в АЦП (в том числе дрейфа нуля запоминающего устройства, непосредственно связанного с входным сигналом). Работа

„„SU„„1401602 A ) АЦП осуществляется по тактам, полный цикл преобразования составляет, например, для четырех десятичных разрядов преобразуемого сигнала 31 такт. До прихода импульса запуска в узле 5 коррекции дрейфа запоминается суммарный эквивалентный дрейф и начальное смещение запоминающего устройства (ЗУ) 4, вычитающего устройства, усилителя, цифроаналогового преобразователя (ЦАП) и самого блока 11.

К концу первого такта на выходе ЗУ 4 получается суммарный сигнал (полезный и дрейф второго ЗУ 2) . Во втором такте дрейф

ЗУ 2 запоминается на конденсаторе 25 и подается на вход ЗУ 4, в результате чего на его выходе получается только полезный сигнал (осуществляется вычитание) . В третьем та кте определяется полярность выходного сигнала ЗУ 4 в блоке сравнения. В последующих тактах осуществляется поразрядное кодирование сигнала. По завершении каждого частного цикла преобразования осуществляется фиксация результатов преобразования по мере получения все более младших десятичных разрядов. В конце каждого частного цикла образуется разностный сигнал сравнения, который усиливается в 10 раз и используется как подстановка для преобразования в последующем частном цикле рециркуляции остатка. 3 з. п. ф-лы, 5 ил.

1401602!

Изобретение относится к автоматике и вычислительной технике и может быть, в частности, использовано в цифровой измерительной технике, например, в цифровых вол ьтм етр ах.

Цель изобретения — Iloвыше11ие точнос5 ти преобразования мгновенных значений сигналов при одновременном обеспс;снии готовности аналого-цифрового преобразователя (АЦП) к работе в снобой момент 3!)смени Ilo окончании предыдущего преобра:lî- 10 вания.

На фиг, 1 изображена структурная схема предлагаемого АЦП; на фиг. 2 — — структурная схема преобразую)цего каскада, вариант; на фиг. 3 -- структурная схема второго запоминаюшего устройства; Hd фиг. 4 — блок управления; на фиг. 5 — — времснные диаграммы, пояснякпцие работу АЦП.

Устройство содержит перекл1очатель 1, заномипак)щсе устройство (ЗУ) ?, выход коToI)oI о соединен с входом 3 ЗУ 4, узел 5 коррекции, выход которого соединен с входом 6 ЗУ 4, выход которого подключен к входу 7 преобразующего каскада 8 с аналоговым выходом 9, перекл)о 1атель О, блок 1 управления с управляющими выходами 12 — 18, цифровым входом 19, подкл1Очснным к выходу 20, преобразу)О1цсго каскада 8, у которого управляюп;ий зход 2I сое1I3IIE í с выходом 18 блока 11 управления, а выход 22 является выходной шиной. Узел 5 30 коррекции содержит ключи 23 и 24 и конденсатор 25. Преобразующий каскад 8 мож T б bl T b 13 bl I I O. 1 H е и K 13 K 11 0 K а 3 а и о 11 а фи г. 2 содержит Вычитающее устройство 26, первый вход которого является входом 7 преобразующего каскада 8, усилитель 27 и блок 28 коррекции дрейфа, выполненный по классической схеме Принца, блок 29 сравнения, цифроаналоговыйый преоб разов ател ь (ЦАП ) 30, последо13ательно соединенные тактовый генератор 31, управляющий вход которого под- 40 ключен к шине «Пуск» АЦ! I, и счет1ик 32, Грх IIHd ВыходОВ которого подклк)чена K входам программируемого им пульсного блока 33 и является группой выходов 20 преобразующего каскада 8, триггеры 34- -37 и элементы И 38 41 (по числу разрядов UAII 30) первые входы элементов И осп единены и подключены к выходу блока 29 сравнения, а выходы подключены к перв),1м входам триггеров, вторые входы которых подклк)чены соответственно к выходам 42-- 45 блока 33, Вторые I)Knzii элементов И 38- 41 подксночены соответственно к выходам 13 -46 блока 33, выходы триггеров 34-37 подключены к Входам ЦА!! 30 и являкггся гр) ппои выходов 22 преобразующего каскада 8, выходы

47 и 48 блока 33 подключспы сс)от13етст13снпо к управляющему входу блока 29 сравнения и к входу узла 49 сброса. 11 ограммируемый импульсный блок 33 может с)ыть реали3:)»ai.

2 на микросхеме 556РТ5, при этом выводы

А,— А< микросхемы соответствуют входам блока 33, а ее выводы D,— D — выходам

42--48 блока 33, а временные диаграммы фиг. 5 л --с однозначно определяют алгоритм работы блока 33.

ЗУ 4 реализовано в соответствии со структурной схемой, приведенной на фиг. 3, при этом ключи 50 и 51 выполнены на полевых гранзисторах, а Операционный усилитель 52 представляет собой микросхему с высоким входным сопротивлением и малыми входными токами (например, микросхема

544УД2). Входы 3 и 53 эквивалентны между собой и могут быть поочередно использованы в зависимости от того на какой ключ 50 или 51 подается управление. Вход 6 используется для подачи сигнала в режиме хранения для соответствующего изменения выхс)диого сигнала, при этом коэффициент передачи I o этому входу в указанном режиме равен единице. Ьлок 11 управления (фиг. 4) может быть реализован в виде последовательно соединенных программируемого импульсного блока, аналогичного блоку 33 преобразующего каскада 8, и согласующего устройства (например, на дискретных транзисторах и резистора) . При этом, если в каествс программируемого импульсного блока 1! )правления используегся микросхема

556РТ5, ее выводы А, А соответствуют группе входов !9 блока ll управления, выводы D, — — В, эквивалентны выходам 12 в 18 блока 11, временные диаграммы, соответствующие работе блока 11 приведены на фиг. 5 б- з.

На фиг. 5 показаны: и — тактовыми импульсы тактового генератора 31; б — сигнал управления переключателя 1, низкий уровень — замкнута цепь: вход АЦП вход ЗУ 2, высокий уровень — — замкнута цепь: выход переключателя 10 вход ЗУ 2; а — сигнал управления ключом 23, низкий уровень — клк)ч разомкнут, высокий уровень — — ключ замкнут, г — сигнал управления ключом 24, низкий уровень ключ разомкнут, высокий уровень — ключ замкнут; д — сигнал управления переклк>чателем 10, низкий уровень — замкнута цепь: второй вход переключателя 1 — общая шина, высокий уровень — замкнута цепь: второй вход переключателя — выход 9 преобразующего каскада;; сигнал управления ЗУ 2, низкий уровень соответствует режиму слежения, высокий уровень режиму хранения; ж сигнал управления ЗУ 4, низкий уровень соответствует режиму слежения АЦП, высокий уровень — режиму преобразования

ЛЦП, он же сигнал управления блоком 28 коррекции дрейфа преобразующего каскада 8, низкий уровень соответствует режиму запоминания дрейфа. высокий уровень и.-,мерительному режиму: з — сигнал управi 1(.!1{)!)2

3 ления ЗУ 4, низки ур;и с соотвс ГOTI!) C i режиму слежения HO входу 3, высокий ур(Вен ь — р(. >к и м > х р 3 н с и и я (10 В х Ол . 3; (< выходной сигнал 3> 2, соотвcTcTBiw;(L(tj! 3:i2— чению аналогового сигнала, равно«0,3,5?29 В; к — выходной сигH;1;t 3) -1, со<>Г(,;:i ..твхющий значению аналогового сигналы, равно .!

3,529 В; л — сигнал включения три "гера 34; м — сигнал выключения триггера 34 и Вклк>чения триггера 35; н — сигнал выключения триггера 35 и включения триггера 36; о сигнал выключения триггера 36 и вкл!Очсния триггера 37; n — сигнал BBt K;t f0«cf1 it» триггера 37; р — сигнал управления б.н>ком 29 сравнения, обозначающий время, ко:да он должен определить полярность входного сигнала (первый импульс) и соросить

ЦАП 30 в исходное состояние после L) (ott(!Ic импульсы; с — — сигнал на входе злы 49 сброса, появление короткого им и; л ьс2 соответствует моменту сброса.

Управляющие сигналы фиг. 5 б — з Вырабатывает блок 11 управления, а управля!о щие сигналы фиг. 5 л — с — программ;!русмый импульсный блок 33 преобразх !ощего каскада 8.

Преобразователь работает следуюц(им(оо разом.

До прихода импульса запуска с ши !ы

«Г!уск» входной сигнал через переклю iiiтель 1 подается на вхол ЗУ 2, иа;олящсго ся в состоянии слежения за Bx(?,ftblxI ii: H

ЗУ 2 (фиг. 5 I(), кроме указынно —:! t:<;ë(зш?го сигнала, имеется (игнал. ottj)c (с<(я! (1.,((1 начальным смещением и дрейфом указ 1(>го устройства.

В этом же время ЗУ 4 от fit>l o.(3 ÇУ 2 отключено (кгцоч 50 разомкн, ) и полк,tlo

6 ЗУ 4 через замкнутый кгноч 24 по<)клк>чсн к общей шине. На выходе ЗУ 4 вырабатывается напряжение, эквивалент(юе сг0 на I2«tt, ному смещени!о и дрейфу. — 25

> Г)

>ь

В тоже время (до при. ола (thill(.льса запуска) блок 28 коррекции дрейфа преобразующего каскада 8 включен. В результате чего в нем запоминается суммарный эквивалентный дрейф (а также начальные сvlåщения) всех узлов, за исключением дрейф:! (и начального сме(цения) ЗУ 2. К числу узлов, охватыаемых коррекцией за счет блока 28 коррекции дрейфа, относятся: ЗУ 4, вычитающее устройство 26, усилитель 2,, ЦАП 30, а также сым блок 28 коррекции дрейфа.

В указанном пол<>женин Аl!Г) все, да готов начать процесс преобразования, ccLHI 5< придет импульс запуска c ши! ы «11 . ê».

Работа АЦГ1 осуществлялся по тык!ым (фиг. 5), число тактов со(тавляст 31 if 00Tiiclc1Bhcт T !ciiii ><%: !(, .: I ...,:(>, )5i .р((!(),)il3 > "1!» ):I! i !i;i, i

«13;>»! 02 -I (, 1(; :! !. 50 В бх;(< I j) N (! t (1.

В .!(Н! .)И (! (,,1 I п <..Ii(ii .(Ы!1» С КЫ ()C(— c(тв. !;> I . 11(. 1),, o (, (, ! 1 1 1! р е ж и м i t !)(>0 t) j) 1<. Itbt 2 2>3 tto»I!t t!2!I tt)t

;1рсифа в режим, коглы лрсйф компенсируется сигнас!Ом. 1!0.!учснным B режимс запо. и ! ы i i t 51 . этОт D c ж и;K!I%1 слеж(ния зы CII,"tf2.10>i f1û ВЫхоле З вЂ”, ЫIHLII(>ГОС51 В течение первого I àêòà (фиг. 5 3}, псреклк)ченис персключатсля 1 {фиг. 5 О) в положение, когла Вхол ЗУ 2 от источники си! Нала отключается и I:îëKLHo(ается !срсз псрскл!очате.!ь 10 к общей пш !е, тем самым Ол щсствляется подготовка к получению 113 выхоjc ЗУ 2 сигнала. равного дрейфу этого уcTройства, ког;(а olio перейдет в режим 02(сжени я.

j(, концу iicp2010 такты i!1 ьыхогс ЗУ

ПОЛ» чсп СИ (H3,1. СОЛ(Ржы И(И it Л Х! М Х 1(0. IС3НОГО си!.ныла и лрсй(ры ЗУ 2.

В начале второ!.о такты ЗУ 4 перс>ц)лит

1 >с>Kit(1 . РанеH!IH (фи! . (1;>), 3 Лх рс.к:,(м слеже(:ия (фиг. 5 (.!. Нарялу с этим !ТОРО>1 КЛЮ<(>< .".Ы О !Ы) j>f?L К((5!И Р3ЗМ l>I Kûñ ТСЯ

{фиг. 5 г), а ег;! Itcj)Bûé к,поч замыкыстся (фиг. 5 в). В рез

10 (ыстся н3 конденсатор узла 5 коррекции !

i одновременно !Га вход 6 ЗУ 4, посс!Слнес !

it>it!0,!H(BHo так, <1 о (НГнал дрейфа (фиl . >}, 10 ",(! iH? fй Н! CГ0 В КО л 6, Вы I i!T3L! сЯ l 3 Вы о LiI()г0 сигH2512 эт(Н.О устройства. В рсз(Г!!.13Ò ЭТОГО . < KOII IL), ВТО()ОГО T;i K Ãû На ВЬ(ХО.(«

?,(4 х С Т 2 н ) В, . t!3 K 0 1 i 0 il (. 3 H i >t 1 (H i—

Н3.Гь . е cOлерж;(н! II{);Lj)cj<Ô ЗУ 2?. 1, кони

BTOP0i (! ТП ВЬ(й K, IК."! (3.13 0 KO!) j)(K!(H И р23>1 t>l h2cтсЯ (фи! 5 <> ) 1 е(0 В Lop01i к,,к) ; оста TcH разомкнутым (фи:, 5 2), кон let!c2тор »зла 5 корр KIIH!l храп. (т Ii!I .,>0(>м;-!!!1!к) 0 .Ц)еиф» ЗУ 2 F3 те<ни!!с нсo(х(л(! . K()личсствы тактов. т(",: с:(i.û; (iiiри:,::-:

LfI>10c ны !2;Iьн(>е сос 50511»ic .),> тем Врсх!снеч готов(Вы!ю,!«Ять:;), л.

И(ИС ОПЕPÇLLII!i.

В Tj>< Ti>(>i T !10 llcj! BO; х ft (1 tih ii 1>(><

B Ixo. Lc 47 itp01 j)3 it м и(>>, !. )101 0 i! <1 !)О l l (:101(! бс!Ока 33 { фи .:.) Г> ) О!! )!,(<л H(i Г!. H !(!,-,я:! нОс-Г(. Вы хо з!(01 0 clt HL)ла 3 4 { i! .i: ы <и(: .:!

ПО.!511) IIOCТ Ь It P! 00 j) 4. Ii i)OH L51 ВЫ ч l! Т;I К it 1(! (С 1

poticTBo -(?, i ("(ли-ель <, п()с(> 1:)СT и, !!.!! р " - <- ° ° 1 ?

29 сры висни<(„В к(! oj)0>i (>с(с(с; В..яс Г )!

0lI(")2IIlt5l (Н;()С;(. !СИ i» i! "" ::. f !: "С р

3> . IЬ>«!Tii Я 011!H .< "., (,. >("Ь!

С«а !i!IC .1 )! 51 ВК: ."; 1, „,,:.:,,,,, <

Х(> i»

1401602

В течение четвертого, пятого, шестого и седьмого ".àêòîâ осуществляется поразрядное кодирование для получения первого самого старшего десятичного разряда.

В начале четвертого такта программируе. мый импульсный блок 33 на выходе 42 вырабатывает сигнал (фиг. 5 л ), который включает триггер 34, в результате чего на выходе ЦАП 30 появляется опорное напряжение с весовым коэффициентом, равным 0,8.

Это на пряжение вычитается из выходного напряжения ЗУ 4 с помощью вычитающего устройства 26, и полученная разность усиливается в 10 раз уси лителем 27. Блок 29 сравнения оценивает знак этой разности.

К концу четвертого такта могут иметь место два случая.

Первый случай — опорное напряжение больше преобразуемого напряжения, т. е. разность между сигналом и опорным напряжением отрицательная, тогда блок 29 сравнения вырабатывает сигнал, способствующий возврату триггера 34 в исходное состояние, этот сигнал поступает на один из входов элемента И 38. На второй вход элемента И 38 с выхода 43 программируемого импульсного блока 33 в конце четвертого такта подается сигнал опроса (фиг. 5 м), триггер 34 возвращается в исходное состояние, тем самым снимая выходное напряжение на выходе ЦАП 30, опорное напряжение с весовым коэффициентом 0,8 отключается от вычитающего устройства 26.

Второй случай — опорное напряжение меньше преобразуемого напряжения, т. е. разность между сигналом и опорным напряжением положительная, блок 29 сравнения не вырабатывает сигнал, способствующий возврату триггера 34 в исходное положение, поэтому при появлении сигнала опроса с выхода 43 программируемого импульсного блока 33 триггер 34 остается во включенном состоянии, опорное напряжение с весовым коэффициентом 0,8 остается подключенным к вычитающему устройству 26. Сигнал опроса, возникающий в конце четвертого такта на выходе 43 программируемого импульсного блока 33, одновременно является сигналом включения следующего триггера 35, которому предписывается весовой коэффициент опорного напряжения, равный 0,4.

В пятом, шестом и седьмом тактах осуществляется аналогичная процедура, при этом в работе участвуют соответственно триггер 35 и элемент И 39, триггер 36 и элемент И 40, триггер 37 и элемент И 41, каждый предыдущий выход программируемого им пульс ного блока 33 осуществляет включение соответствующего триггера, каждый последующий выход -- отключение данного триггера, если блок 29 сравнения выдает разрешающий сигнал, который в свою очередь имеется или отсутствует в зависимости от полярности разности между изме10 l5

6 ряемым сигналом и совокупностью опорных напряжений с весовыми коэффициентами 0,4;

0,2; 0,1. Соответствующие эпюры приведены на фиг. 5 я — и. К началу восьмого такта образуется некоторая совокупнось состояний триггеров 34 -37, являющихся кодом старшего десятичного разряда. Этот код подается на выход АЦП.

В начале восьмого такта, когда уже принято решение оставить или не оставить включенным опорное напряжение с последним весовым коэффициентом 0,1, на ЗУ 2 подается сигнал с выхода 9 преобразующего каскада 8 путем переключения переключателя 10 (фиг. 5 д). В конце восьмого такта после достижения установившегося значения на выходе преобразующего каскада 8, имеющего коэффициент усиления 10, образуется усиленная в 10 раз разность между измеряемым сигналом и совокупностью опорных напряжений. Эта разность записывается в

ЗУ 2 (напоминаем — переключатель 10 находится в нужном положении), при этом на выходе ЗУ 2 имеется его дрейф (как и в описанном случае, имеющим место до момента запуска АЦП). В начале десятого такта переключатель 10 отключает вход ЗУ 2 от выхода 9 преобразующего каскада 8 и подключает его к общей шине 1фиг. 5 д).

Одновременно с этим ЗУ 2 переходит в режим хранения (фиг. 5 е), а ЗУ 4 — в режим слежения (фиг. 5 з), осуществляете я перезапись разностного сигнала с ЗУ 2 в ЗУ 4 (совместно с дрейфом 3Ó 2). Ключ

24 замкнут (фиг. 5 г) и создает при этом исходное положение ЗУ 4 таким, каким оно было до момента запуска АЦП.

В начале десятого такта ЗУ 4 переходит в режим хранения (фиг. 5 з), а ЗУ 2 — в режим слежения (фиг. 5 е). Наряду с этим ключ 24 размыкается (фиг. 5 г), а ключ 23 замыкается (фиг. 5 в) . В течение десятого такта осуществляется вычитание дрейфа

ЗУ 2 аналогично тому, как это делалось во втором такте. Таким образом, на выходе ЗУ

4 имеется только полезный разностный сигнал (без дрейфа ЗУ 2). Одновременно в начале десятого такта осуществляется сброс в исходное состояние ЦАП 30 путем выработки сигнала на выходах 43 — 46 программируемого импульсного блока 33 и сигнала сброса на выходе блока 29 сравнения, в результате чего через элементы И 38 — 41, триггеры 34 — 37 уста на вливаются в исходное состояние (фиг. 5 м — р).

Начиная с одиннадцатого такта, oc) ществляется процесс поразрядного кодирования для получения второго более младшего разряда, затем с 18 такта следующего разряда и с 25 такта последнего самого младшего разряда.

В конце двадцать четвертого такта ЗУ 2 подключается к источнику входного сигнала путем переключения переключателя 1

14

/ (фиг. 5 б). Это лает возможность, нс дожидаясь окончания преобразования, снова начать слежения за входным сигналом и те» самым подготовиться к следующему запуску.

В конце двадцать девятого такта осуществляется сброс ЦЛ11 30 в исходное положение аналогично тому, как это делалось после каждого цикла преобразования, а также замыкается второй ключ узла 5 коррекции (фиг. 5 г), устанавливая ЗУ 4 в исхолное положение.

В начале тридцать первого такта на выходе 17 блока 11 управления возникает си!нал (фиг. 5 ж), который включает блок 28 коррекции дрейфа и переводит ЗУ 4 в режим, когда инвертируюгции* вход усилителя

ЗУ 4 соединен с общей шиной. В течение тридцать первого такта осуществляется подкорректировка дрейфа ранее указанных узлов ЛЦП (если произошло изменение дрейфа за тот короткий интервал времени, в течение которого происходило преобразование) .

3 конце TpH;Ilj3Tb первого такта )юлныи цикл преобразования завершается. На выходе 48 программируемого импульсного блока 33 преобразующего каскада вырабатывается импульс, поступающий на блок 49 сброса, который сбрасывает в исходное положение тактовый генератор 31 и счетчик 32.

Так как последний устанавливается в и«ходное положение, программируемый импульсный блок 33 и блок 11 управления тоже устанавливаются в исходное положе. ие, тем самым вызывая установку в исходное сос.гояние всех переключателей и ключей и

ЛЦП готов совершить очередное преобразование.

Формула изобретения

1. Лналого-цифровой преобразователь, содержащий первый переключатель, первый информационный вход которого является входной шиной, а выход соединен с информационным входом первого запоминающего устройства, выход которого соединен с информационным входом второго запоминающего устройства, выход которого подключен к информационному входу преобразующего каскада, первый выход которого является выходной шиной, и блок управления, первый, второй и третий выходы которого подключены соответствен<но к управляющим входам первого переключателя и первого и второго запоминающих устройств, отличающийся тем, что, с целью повышения точности преобразования, в него введены узел коррекции и второй переключатель, первый информационный вход которого подключен к общей шине, второй информационный вход — к второму выходу преобразующего каскада, а выход — к второму информационному входу первого переключателя, информационный

016))2

5 !

О !

55 вхол xзла коррекции )Подключен h. Иыхо,)у первого запоминающего устрой«твя, выX0.j — — h „лопол ИИте lbllOXI» И H(!)()p»I I)I() 1 ( входу второго за помин я юп(егO (тр(»", тия, а первый и второй упрявляктп!>)е Hx() jb) 13 коррекции. управляю)ций ix(л переключателя и второй у и ра вля к Ii1 i) i) I(x() j второго запомипактщего v«TpOII«TI»;. и >,jI.T.к> чены соответственно к x.x, п)естому и сельмт)у выхо.)ям Oл(>).,i ления, первая группа вход loB коl()p()tо >и: клкэчена к групп« выходов преоб1п)з) к : каскада соответственно. 3 третий вых», к первому управляющему входу прсоб;>;) ",.<)

Ijl(го каскада, второll упрявляк) ппl и,>х(> I торого полкл!очеп к шине «11х(к:>.

2. Преобразователь llo ll. 1, оТ.)и<(())()()()) и ея тем, чтO преобразующий к;1«кя.j вып(.i нен на цифроаналоговом пр(Оорязовяте.l блоке сравнения, вы !итаюп)(. м у«) рой(, не, > силителе, програм» ируем ом их! Их л ь«iio)I блоке, тактовом генераторе. счетчике, хзг!« сброся. триггерах, элементах 1! и блоке коррекции дрейфа, управляющий вхол к )торого является первы» управляющим входом lip(<образующего каскаëà, а выход ян,!яег«я вторым выходом преобразуюгцего каск;),il) и подключен к первому входу блока срявн(ния, второй вход которого полклк) >сн к обшей пшне, 3 первый Bxo;i тактового генератора являегся вторым управляющим в.. одом преобразующего ка K3 ла, выход «оелпнен с первым входом счетчика. группа выходов которого является группой выходов преооразующего каска 13 и полклк>ч il,. к соОтветствх ющим вхола» Iipoi.p3xi)1)ip) cxioi.o импульсного блока, первый в).!хoл ijoT(>pol o через узел сброса подключен к вторым входа» тактового генератора и счетчика «ооТветственно, второй выхол полкл!очен к управляющему входу блока сравнения, а первые входы элементов И объединены и подключены к выходу блока сравнения. второй вход первого элемента И подключен к третьему выходу программируемого и»пуль«ногo блока, остальные выходы которого полклк)чены соответствен )О к первым входя» три).геров. вторые входы которых )юлключепы к выходам соответствуloijjlix элементов И, вторые входы кяжлого из элементов 11, и«ключая первый, объединены «оответ«т)10> )«> с первыми входами каждого из трипер>в, исключая Ilo«:)едний, Бь)холы трпг) (poв li() !ключеHbl к соответствующим входя» jjH(j>)>() аналогового преобразователя и явля)о)«» первым вы. о ом преобряз»ю!Пег(> )EI«)«) "„.,;) выход цифроаналогового и р«обря зо ня г(л r) подключен к первому вхолу вы )итяю;и()

УCTPOACTB3, BTOPOII ВХОЛ HO I OPOI информационным E3xoijO)I Ilp(. обр!) зх и:;)«: каскада, а BEIxo.j через у«илIITO,I), «<> л.;;

С EIHQOPX13)IHOII II HI)1 В. (),j(>X) Й. IОК<) l

401б02

<)

3. Преобразователь по и. 1, отличающийcsl тем, что узел коррекции вы)голи(н на двух ключах и конденсаторе, причем информационный вход первого ключа является инвормационным входоM узла коррекции, Hli(popмацHQHHbIH Bxo;I, второго ключа подклк)чен

5 к общей шине и к первому ьыводу конденсатора, выходы ключей соединены с вторым выводом конденсатора и являются выходом узла коррекции, а управляющие вхо.(ы II("p10 вого и второго ключей явля)отся II(.рным и вторым управляющими входами узла коррекции соответственно.

4. Преобразователь )ю и. 1, отличающийг

0m алых, 17 БУ11 и 6ых 18 БУ11

Фиг,7

1 Z,У 4 5 и 7 8 У Г 11 /Г 7574 75 7b 1778 19 Ю2i ÛßÓË Г5ЯГ

: ) ..

) (4 (..;;). I ;5:55(" .i J>. 55 it I III 55 ! - (, II,) I (!) (I J (: —,, I II I ((РС;. И JJ(j)i K0f)t)ÅI(I()Р JJ.. 3 ) (И;i ,)55,;5.5 2.) 1); ;;-1 J l r);l,. () ) +

J(, lJ J! . EJ!! I )(",.,))! ) r(Ii (: () г())I(";;5 ",i;r!J (.! I 5)) 5()())(. (.Ill! II (),(.(5(5 55 (1 . )(.,:, У) )(t; I I (5, Е, ), I, У I I ; t . )I t l I r), 4 . 5(5 (fir, (I tii. i ir (:(, 55 Г Ji,rl(l) ll (. .;(Ir II) r,II II )I (. I, ж 5 (: ) (5 (. .. I. I j .(, (I(II;. 5!, )! ф ф

2)

"Ю (Я )

Ъ С) ) ) 5, ) (" с)

О ь, j (Ь

1) ) % з ф