Времяимпульсный компаратор

 

Изобретение может быть использовано в составе контрольно-измерительных и управляющих систем. Времяимпульсный компаратор содержит формирователь 1 импульсов, входную шину 2, триггер 16, злемент ИЛИ 11, элемент 12 задержки, счетчики 19, 20 импульсов , элементы И 6-10, регистр 13, блоки 4,5 синхронизации, коммутаторЬг 17, 18, цифровые компараторы 14,15, тактовый генератор 3 импульсов, выходные шины 21, 22. Времяимпульсный компаратор имеет повышенные быстродействие и точность, 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) (511 4 Н 03 К 5/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССP

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ к вто скоьмсвидйтальствм (21) 4152665/24-21 (22) 28.11.86 (46) 15.06.88. Бюл, У 22 (71) Украинский заочный политехнический институт им. И.З. Соколова (72) В.А. Добрыдень (53) 621.397(088.8) (56);Авторское свидетельство СССР

Ф 1129727, кл. H 03 К 5/19, 24.05.82.

Авторское свидетельство СССР

В 1081785, кл. Н 03 К 5/26, 16,12.82. (54) ВРЕМЯИМПУЛЬСНЫЙ KOMIIAPAT0P (57} Изобретение может быть использовано в составе контрольно-измерительных и управляющих систем. Времяимпульсный компаратор содержит формирователь 1 импульсов, входную шину 2, триггер 16, элемент ИЛИ 11, элемент

12 задержки, счетчики 19, 20 импульсов, элементы И 6-10, регистр 13, блоки 4,5 синхронизации, коммутаторы 17, 18, цифровые компараторы 14,15, тактовый генератор 3 импульсов, выходные шины 21, 22. Времяимпульсный компаратор имеет повышенные быстродействие и точность. 1 ил.

1403361

Устройство относится к импульсной технике и может использоваться в составе контрольно-измерительных и управляющих систем.

Цель изобретения — повышение быстродействия и точности устройства.

На чертеже приведена структурная схема предлагаемого времяимпульсного компаратора. l0

Времяимпульсный компаратор содержит формирователь 1 импульсов, входную шину 2, тактовый генератор 3 импульсов, первый и второй блоки 4 и 5 синхронизации, с первого по пятый 15 элементы И 6-10. Элемент ИЛИ 11, эле.,мент 12 задержки, регистр 13, первый и второй цифровые компараторы 14 и

15, триггер 16, первый и второй коммутаторы 17 и 18, первый и второй счет- 20 чики 19 и- 20 импульсов, первую и вторую выходные шины 21 и 22, Блоки устройства соединены следующим образом. Первый и второй выходы формирователя 1, вход которого соеди- 25 нен с входной шиной 2, соединены с информационными входами первого и второго блоков 4 и 5 синхронизации. Выходы тактового генератора 3 соединены .с тактовыми входами блоков 4 и 5, à 30 ,его первый выход, кроме того — с первым входом первого элемента И 6, вто: рой вход которого объединен с первым входом второго элемента И 7 и подключен к прямому выходу триггера 16, под ключенного вторым входом к выходу пер вого блока 4 °

Выход первого элемента И 6 соеди1 нен с первым входом первого коммутатора 17, второй вход которого объеди- „ нен с первым входом пятого элемента (И 10, с информационным входом регист, ра 13 и подключен к прямому выходу, элемента И 8, подключеннного инверсным выходом к первому входу четверто—

ro элемента И 9. Первый выход первого коммутатора 17 соединен со счетным входом первого счетчика 19, выходы которого через второй коммутатор 18 соединены поразрядно с входами третьего элемента И 8. Первый вход эле50 мента ИЛИ 11 соединен с выходом второго элемента И 7, подключенного первым входом к выходу второго блока 5 син" хронизации, второй вход элемента ИЛИ

11 соединен с вторым выходом коммутатора 17, а выход элемента ИЛИ 11 подключен к вторым входам четвертого и пятого элементов И 9 и 10, к первому входу триггера 16, а через элемент 12 задержки -к тактовому входу регистра

13 и к входу сброса первого счетчика 19. Прямой и инверсный выходы последнего разряда регистра 13 соединены с третьими входами соответственно четвертого 9 и пятого 10 элементов И, выходы которых подключены соответственно к вычитающему и суммирующему входам второго счетчика 20,. подключенного выходами к входам двух цифроBbIx компараторов 14 и 15, выходы которых соединены с выходными шинами.

Устройство вырабатывает одно из трех решений: меньше, равно и больше путем усреднения результатов и поL следних по времени сравнений входных интервалов времени Г ; с эталонным интервалом оо, причем сравнения выполняются в цифровой форме.

Прежде чем перейти к описанию работы устройства остановимся на функциях и специфике отдельных его блоков.

На шину 2, т.е. на вход формирователя 1, поступают прямоугольные импульсы .различной длительности. Формирователь 1 импульсов формирует на выходах короткие импульсы: на первом выходе — в момент появления сигнала на входе (по переднему фронту входного сигнала), на втором выходе — в момент исчезновения входного сигнала (по заднему фронту входного сигнала).

Тактовый генератор 3 непрерывно генерирует на выходах короткие импульсы высокой стабильной частоты с периодом Т,, причем тактовые импульсы на первом и втором его выходах сдвинуты во времени на Т,/2.

Блоки 4 и 5 синхронизации одинаковы. Импульс, поступающий на информационный вход блока, запоминается в нем и выдается на выход блока одновременно с тактовым импульсом, поступающим с того выхода тактового генератора 3, который не соединен с входом элемента И 6 (предполагается, что частота тактовых импульсов существен" но выше частоты импульсов на информационном входе блока синхронизации).

Благодаря наличию этих блоков импуль сы с выходов формирователя 1 поступают синхронно с тактовыми импульсами, что позволяет избежать сбоев в работе устройства.

Число входов третьего элемента И 8 равно числу m разрядов первого счетчика 19, кроме прямого выхода этот

3 14033б элемент имеет также инверсный выход, сигнал на котором является логическим отрицанием сигнала на прямом выходе.

Элемент 12 задерживает импульсы на короткое время, достаточное для

5 прохождения импульса через элемент

И 9 или 10.

Регистр 13 выполнен сдвиговым. Импульс, поступающий на его тактовый вход, смещает содержимое регистра на один разряд вправо, записывая также в первый (левый) разряд, освобождающийся при сдвиге, логический сигнал, присутствующий в это время на информационном входе регистра (т.е. на. прямом выходе элемента И 8), число разрядов регистра равно числу и сравнений, результаты которых усредняются при принятии решения. 20

Цифровой компаратор 14 поддерживает на выходе единичный сигнал только в том случае, когда выполняется условие

К<К„, (1) 25 где К вЂ” содержимое счетчика 20, поступающее на одну из двух групп входов компараторов 14 и 15;

К„ — число, устанавливаемое на З0 второй группе входов,компаратора 14 (это число может устанавливаться с помощью специального блока, не показанного на чертеже, либо поступать от внешнего устройства) .

Цифровои компаратор 15 поддерживает на выходе единичный сигнал только при выполнении условия

К К (2) где К вЂ” число, установленное на вто-. рой группе входов компаратора 15 аналогично числу К»

Ф на входах компаратора !4.

Первый коммутатор 17 передает импульс, поступающий íà его первый вход, либо на первый выход, если на втором входе коммутатора 17 отсутствует единичный управляющий сигнал, либо на

50 второй выход; — если указанный сигнал присутствует.

Второй коммутатор 18 представляет собой ш двухпозиционных переключателей, он позволяет подключить 1-й вход

55 элемента И 8 (i=1,2,...,m) либо к прямому, либо к инверсному выходу i-го разряда счетчика 19, и, следовательно, обеспечить появление единичного сигна1 а ла на прямом выходе элемента И 8 при любом наперед заданном значении N содержимого N счетчика 19, т.е. при выполнении условия ! » о ° (3)

Счетчик 20 выполнен реверсивным, его емкость должна быть достаточной для записи числа и.

Принцип действия устройства состоит в том, что длительности „; входных интервалов времени (i=1,2,...,) сравниваются в цифровой форме с заданной (эталонной) длительностью „, результат каждого сравнения (Меньше" — "0", "Больше" — "1") записывается в первый разряд и-разрядного регистра 13, содержимое которого сдвигается на один разряд вправо после каждого сравнения, с помощью этого регистра в счетчике 20 формируется число

К, равное количеству результатов

"Больше", полученных в и последних по времени сравнениях. Это число сопоставляется в компараторах 14 и 15 с заранее заданными нижней и верхней границами К» и К, К <К, при выпол",» % ненни условия (1) принимается решение "Меньше", при выполнении усло- " вия (2) — решение "Больше", если ни одно из этих, условий не выполняется, т.е. выполняется условие принимается решение Равно".

Таким образом, решение вырабатывается по "скользящей выборке" — по результатам и последних во времени сравнений, оно может измениться после каждого очередного сравнения,: (Й не только после п сравнений, как в известном устройстве).

Устройство работает следующим образом.

В исходном состоянии регистр 13, триггер 16, счетчики 19 и 20 установлены в нуль, коммутатор 18 обеспечивает срабатывание элемента И 8 при значении N, соответствующем эталон э ному интервалу : N = /T . Ha вторых группах входов цифровых компараторов 14 и 15 установлены соответст+ венно числа К» и К . При этом элемент И 6 закрыт по второму входу, сигнал на прямом выходе элемента И 8 отсутствует, ввиду чего первый вход коммутатора 17 подключен к его пер вому выходу.

В момент появления сигнала на входной шине 2 устройства формируется ко роткий импульс на первом выходе формирователя 1, поступающий на информационный вход первого блока 4 синхронизации. Ближайший во времени тактовый, импульс с второго выхода тактового генератора 3, передает этот импульс . на выход блока 4,т.е. на второй вход триггера 16, в результате чего появляется единичный сигнал на втором входе элемента И 6, и тактовые им" пульсы начинают поступать через этот элемент и коммутатор 17 на счетный вход первого счетчика 19, открывается также (по второму входу) второй элемент И 7.

В момент, когда сигнал на входной шине 2 исчезает, формируется короткий импульс на втором выходе формирователя 1. Обозначим через N число так- 2р товых импульсов, поступивших на первый вход элемента И 6 (следовательно, на счетный вход счетчика 19) в интервале времени г.„, между импульсами на первом и на втором вьгходах формирова — 25 теля 1, Если c.,>, то N,>N (так ° как И,= С„,/Т ), и, следовательно, после некоторого тактового импульса будет достигнуто равенство (3), В ре зультате появится сигнал на прямом Зр выходе третьего элемента И 8 и очередной тактовый импульс пройдет теперь не на первый, а на второй вьгход коммутатора 17, поступая через эле,мент ИЛИ 11 на первый (нулевой) вход 35 триггера 16 и закрывая тем самым эле,менты И 6 и 7. Этот же импульс прой дет через пятый элемент И 10 (посколь:ку в последнем разряде регистра 13 записан нуль, т.е. единичный сигнал при-4р сутствует на третьем входе элемента

И 10) на суммирующий вход второго счетчика 20, а затем, пройдя через элемент„ 12 задержки, сдвинет содержимое регистра 13 на один разряд 45 вправо, запишет в его первый (левый) разряд единицу (сигнал на прямом выходе элемента И 8, кодирующий результат данного сравнения) и установит в нуль счетчик 19. Таким образом, результат пБольше первого сравнения будет записан в первый разряд регистра 13, в счетчике 20 также будет записана единица — количество результатов "Больше", полученньгх в и последних сравнениях (пока проведено только одно сравнение). Импульс, формируемый на выходе блока 5 синхронизации по окончании интервала г, „ в

1403361 6 рассматриваемом случае c „, ., через элемент И 7 не проходит (триггер 16 уже установлен в нуль).

Если S „,сг,„, то выполнение условия (3) достигнуто не будет, и импульс с второго выхода формирователя

I (в момент окончания интервала г,), передаваемый тактовым импульсом на выход блока 5 синхронизации, пройдет через открытый элемент И 7 и элемент

ИЛИ 11. Этот импульс возвратит триггер 16 в нуль, закрывая тем самым элемент И 6, а затем, пройдя через элемент 12 задержки, сдвинет содержимое регистра 13 на один разряд вправо и возвратит в нуль счетчик 19. По скольку элементы И 9 и 10 при этом закрыты по второму входу, содержимое счетчика 20 не изменится, а в первом разряде регистра 13 будет записан нуль, кодирующий результат сравнения

"Меньше" (поскольку сигнал на информационном входе регистра, т ° е, на прямом выходе элемента И 8 при этом отсутствует).

Аналогично будут обработаны входф\ % /Ъ г!ьге интервалы г )(0 )(g ° ° г г . В ре зультате в счетчике 20 будет сформировано число К, равное количеству результатов "Больше" среди и результатов проведенных сравнений. Обозначим сигналы на выходах первого и второго цифровых компараторов 14 и !5 (на вьгходных шинах 21 и 22 устройства) через S, и S<.

Если выполняется условие (1), то получаем сочетание выходных сигналов

S„=1, $ =О, кодирующее решение "Меньше".

Если выполняется условие (2), то получаем сочетание 8 =0, 8 =! кодирующее решение "Больше".

Если выполняется условие (4) имеем сочетание S<=0, Я =О, кодирующее решение "Равно"

Результаты всех п сравнений хранятся при этом в регистре 13, причем они размещены в нем справа налево в порядке получения — результат первого, самого "старого" сравнения записан в и-ом последнем разряде, результат последнего сравнения (n-ro)- в первом (левом) разряде.

После выполнения очередного сравнения содержимое регистра 13 будет сдвинуто аналогично описанному на один разряд вправо,а в освобождающийся при этом левый разряд будет запи7 140336 сан результат этого последнего сравнения (сигнал с прямого выхода элемента И 8) содержимое последнего разряда регистра при этом теряется. Та5 ким образом, в регистре 13 всегда хранятся результаты и последних сравнений.

Если в последнем разряде регистра . 13 записан нуль, то единичный сигнал 10 имеется на третьем входе элемента

И 10 и отсутствует на третьем входе элемента И 9, ввиду чего при с„; о„ импульс с выхода элемента ИЛИ 11, возникающий когда достигается выполнение 15 условия (3), проходит через элемент

И 10 на суммирующий вход счетчика 20, увеличивая его содержимое на единицу.

Если же при этом с„; (с, то оба элео . мента И 9 и 10 оказываются закрытыми 20 (элемент И 9 — по третьему, а элемент

И 10 — по первому входу) и содержимое счетчика 20 не изменяется.

Если в последнем разряде регистра

13 записана единица, то в случае с 1> 25

Ь о оба элемента И 9 и 10 оказываются закрытыми (элемент И 9 — по первому, а элемент И 10 — по третьему входу) и содержимое счетчика 20 не меняется, а в случае с„; c, импульс с выхода 30 элемента ИЛИ 11, возникающий при окон/\. чании интервала „;, проходит через открытый по обоим (первому и третьему) входам элемент И 9 на вычитающий вход счетчика 20, уменьшая его сойеР- 35 .жимое на единицу. Таким образом, содержимое счетчика 20 всегда равно числу результатов Больше", полученных в и последних сравнениях.

Благодаря усреднению результатов п40 последних сравнений по принципу

"скользящей выборки" (скользящего среднего) решение вырабатывается уст ройством после каждого входного импульса с учетом результатов предыду- 45 щих и-1 сравнений, т.е. быстродейст. вие устройства повышается в п раз при сохранении высокой помехоустойчивости, обеспечиваемой усреднением. Реализация в устройстве задания эталонного интервала времени и сравнения его с входными интервалами в цифровой форме обеспечивает высокую точность отдельных сравнений, результаты которых усредняются.

Формула изобретения

Времяимпульсный компаратор, содержащий формирователь импульсов, вход которого соединен с входной шиной устройства, триггер, элемент ИЛИ, элемент задержки, первый и второй счетчики импульсов, и первый, второй, третий, четвертый и пятый элементы И, выход второго из которых соединен с первым входом элемента ИЛИ, выход которого подключен к первому входу триггера, а выход пятого элемента И соединен с суммирующим входом второго счетчика импульсов, о т л и ч а ю шийся тем, что, с целью повышения быстродействия и точности, в него введены регистр, первый и второй блоки синхронизации, первый и второй коммутаторы, первый и второй цифровые компараторы и тактовый генератор импульсов, выходы которого подключены к тактовым входам первого и второго блоков синхронизации, а первый выход, кроме того — к первому входу первого элемента И, второй вход которого объединен с первьм входом второго элемента И и подключен к выходу триггера, второй вход которого подключен : к выходу первого блока синхронизации, информационный вход которого соединен с первым выходом формирователя импульсов, второй выход которого подключен к информационному входу второго блока синхронизации, выход которого подключен к второму входу второго элемента И, выход первого элемента

И соединен с первым входом первого коммутатора, второй вход которого соединен с первым входом пятого элемента И и информационным входом регистра и подключен к прямому выходу третьего элемента И, инверсный выход которого подключен к первому входу четверт, того элемента И, а входы — поразрядно через второй коммутатор соединены с выходами первого счетчика импульсов, счетный вход которого соединен с первым выходом первого коммутатора, второй выход которого подключен к второму входу элемента ИЛИ, выход которого соединен с вторыми входами четвертого и пятого элементов И, а также через элемент задержки — с входам сброса первого счетчика импульсов и тактовым входам регистра, прямой и инверсный выходы последнего разряда которого соединены с третьими входами соответственно четвертого и пятого элементов И, при этом выход четвертого элемента И подключен к вычитающему входу второго счетчика импульсов, выходы которого соединены поразрядно

9 140336 0 которых соединены с первой и второй выходными шинами соответственно. с входами первого и второго цифровых компараторов соответственно, выходы

Составитель А. Смирнов

Редактор Ю. Середа Техред М.Ходанич Корректор В, Гирняк

Заказ 3004/55 Тираж 928 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4