Взаимно-базисный корректор

 

СОЮЗ СОВЕтсНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) 2 А1 (51) 4 Н 04 В 3/04

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ: Я., Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ЙЦ„;,зщ (21) 4122661/24-09 (22) 24.06.86 (46) 15.06.88. Бюл. У 22 (71) Владимирский политехнический институт (72) В. И.Кленов и В.В.Исакевич (53) 621.391.8(088.8) (56) Тамм Ю.А. Адактивная коррекция сигнала ПД, М,: Связь, 1978, с.116, с. 53. (54) .ВЗАИМНО-БАЗИСНЫЙ КОРРЕКТОР (57) Изобретение относится к электросвязи и может использоваться для коррекции межсимвольной интерференции (МСИ) в системах передачи данных с амплитудно-импульсной манипуляцией.

Цель изобретения — расширение диапазона корректируемых линейных искажений сигнала. Взаимно-базисный корректор содержит блок 1 формирования исходного сигнального базиса, блок 2

У синхронизации, блок 3 настройки, блок 4 регуляторов затухания, сумматор 5 и блок 6 стробирования. Блок 1 состоит из нескольких линий задержки. В блоке 3 настройки в результате определения элементов матрицы Грама и регулировки опорных напряжений формируется вектор управления для блока 4 регуляторов затухания. При последовательном прохождении сигнала через блоки 1, 4, сумматор 5 и блок 6 стробирования на выходе последнего имеют место текущие значения скалярного произведения текущего вектора исходного сигнального базиса с компонентами МСИ и вектора взаимного базиса, который заведомо ортогонален к компонентам МСИ. При этом на выходе устр-ва формируется информационная сигнальная последовательность с подавлением МСИ. 6 ил.

1403382

Изобретение относится к электросвязи и может быть использонано для коррекции межсимвольной интерференции (МСИ) в системах передач данных. с амплитудно-импульсной манипуляцией.

Цель изобретения — расширение диапазона корректируемых линейных искажений сигнала.

На фиг. 1 представлена структурная электрическая схема взаимно-базисного корректора на фиг. 2 - струк турная электрическая схема блока формирования исходного сигнала базиса, на фиг. 3 — структурная электрическая схема блока настройки, на фиг.4структурная электрическая схема блока

Формирования матрицы Грама, на фиг.5— структурная электрическая схема блока формирования вектора невязки; на

Фиг. 6 — структурная электрическая схема матричного перемножителя.

Взаимно-базисный корректор содер.жит блок 1 формирования исходного сигнального базиса, блок синхронизации, блок 3 настройки, блок 4 регуляторов затухания, сумйатор 5, блок 6 стробирования.

Блок 1 Формирования исходного сигнального базиса состоит из аналого,вой секционированной линии задержки ..7 (1-1}-одной, дополнительных аналоговых секционироваиных линий задержки 7, - 7g „ «аждая из которых со,держит К элементов 8 задержки, и ,1-1-элементов 9 задержки.

Блок 3 настройки (Фиг. 3) содержит

:К ключей 10, К интеграторов 11, блок 12 формирования матрицы Грама, блок 13 Формырования вектора невязки, матрич: ный перемножитель 14, блок 15 выборки- . сражения, блок 16 регулируемых опор:ных напряжений (K-1)-квадраторов 17, сумматор 18,, индикатор 19. Блок 12

Формирования матрицы Грама содержит квадраторы 20, перемножители 21, сумматоры 22.

Блок 13 Формирования вектора невяэки содержит перемножители 23, сумматоры 24.

Матричный перемножитель 14 содержит. перемножители 25, сумматоры 26.

Взаимно-базисный корректор работает следующим образом.

Во время настройки от блока 2 синхронизации на ключи 10 блока 3 настройки выдаются импульсы разрешения считывания, период следования которых Т,„. В этом случае на выходе ключей 10 имеют место отсчетные значения импульснбго отклика, которые усредняются в интеграторах 11 и подаются на входы блока 12 формирования матрицы Грама, в котором реализуется операция определения матрицы Грама порядка (2k-1) (2k-1) исходного сигнального базиса, т.е. вычисление матрицы Г=А А, где А — блочная матрица циркулянтного сдвига размерности (2k-1)»(kl); Т-транспонирование.

h 0... О

hki О... О

А =

h,, О... О

1 »,1 ... 1 к

Оу h»,у ha ° Ь

О, 0 где h,= (а;, а;,,а; ) — матрица-строФ»» ка из элементов исходного базиса а; „. — номер отвода аналоговой сек-. ционированной линии задержки

7о 78-<

j — номер аналоговой секционированной линии задержки 7 — 7,, К - число элементов 8 задержки в каждой из аналоговых секционированных линий задержки 7а- 70», Ф

1=01 ° 4 ° 9 113

К =(Т„,„/Т) + 1, где (T„, /T) — целая часть числа, ° иск стоящего в квадратных скобках, Т„ - длительность импульсного отклика канала на тестовый сигнал;

Т вЂ” период следования информационных сигналов.

Элементы 8 задержки обеспечивают задержку, равную Т, а задержка Т;, вносимая элементами 9 задержки, выбирается из условия 0 « T « Т.

На. выходах блока 12 формирования ° матрицы Грама имеют место сигналы„ . соответствующие значениям элементов матрицы Грама. Изменяя положения потенциометров блока 16 регулируемых опорных напряжений, добиваются минимального показания индикатора 19, который индицирует величину нормы невязкн r = Г„- Ь, где Ь вЂ” заданный вектор размерности (2k-1), k-1 первых (2) (та ° 1тв )1 gg= (т41h2) ° в 2 В + От2 "Э)

Ив + (h211тз)1 Ябт g, (Ь 1h );

g„= g„+ (h,,h2) (3. 2) И В (В1 5) 1 1 т (1 1 Ъ) 1 24 1 (21 Ф) 1 6В т9 баев g5> 24 (4 1 ъ) (т .-j j =2: (3. 3) 21 4)1

863 (31 5) Им- (h2,hs), g<> (hi 1h4) в вв зв в4т gqq + 1 4 84э

ji-j )=3 (3.4) (3.5) (3.6) (i-Я 3 5:

Вычисление производится в число этапов, равное относительной памяти канала. Реализация выражения (2) осуществляется посредством квадраторов

20 и перемножителей 21, На выходах сумматоров 22 формируются сигналы в соответствии с (3.1)-(3.6).

Формирование вектора невязки осуществляется в блоке 13 формирования

55 вектора невязки посредством перемножителей 23 и сумматоров 24.

После достижения минимума показаний индикатора 19, соответствующего окончания режима настройки, в блоке з 1403382

И последних компонент которого равны Формирование матрицы Грама при нулю, а k-я компонента равна значе- произвольной памяти канала и числе нию амплитуды импульса тестового сиг- аналоговых секционированных линий gaнала: Ь =(0; 0;...U o,... 0; 0(.При рержки 7„ — 7в,происходит следующим этом норма невязки r определяется образом. посредством квадраторов 17 и сумматора 18. В результате регулирования на Элементы матрицы Грама Г=АА в выходах блока 16 регулируемых опор- соответствии с выражением (1) полных напряжений устанавливаются напря- 10 ностью определяются парциальными ска-жения, соответствующие результату ре- лярными произведениями векторов h; шения системы линейных уравнений Г = Ь. Е Решение этой системы дает представ- (h Ь ) = а ° а °

4 1 ление базисного вектора взаимного бак= зиса U = A„, который ортогонален 16 Это позволяет при вычислении скаТ ко всем компонентам МСИ и не ортого- лярных произведений исходного сигнальнален к информационной компоненте. ного базиса, образующих указанную

Управляющие напряжения с выхода бло- матрицу Грама, сначала вычислить парка 16 регулируемых опорных напряжений циальные скалярные произведения, а пОступают на соответствующие входы 20 затем на их основе скалярные произматричного перемножителя 14, который ведения базисных векторов исходного реализует операцию умножения матрицы сигнального базиса. Проиллюстрируем на вектор. Сигнал с выхода матрично- это на примере относительной памяти го перемножителя 14, имеющий размер- канала, равной пяти. Матрица Грама ность kl, является вектором управле- 26 при этом имеет размеры 9 на 9 и сосния блока 4 регуляторов затухания. тоит из элементов следующего вида:

3 О Я((1тд1h5 ) 1 К (1 1 1 ) 1 22 gö (41 4) 1

03382 6

)*k-14 1

С = S;g,+ +S;g; (4)

) с -(1 ) Ф1 е где g. — вектор размерности 1 k,ò.е. ! импульсный отклик канала на информа.ционный сигнал, принадлежащий i-ому тактовому интервалу; S, информационный параметр АИИ сигнала, k — относительная память канала. В соответствии со свойствами взаимного базиса всегда выполняется соотношение (G, U) =. Я;.

Вектор U на выходе матричного пе ремножителя 14 формируется посредст.вом перемножителей 25 и сумматоров 26.

В режиме "Работа" при последовательном прохождении сигнала через блок 1 формирования исходного сигнального базиса блок 4 регуляторов затухания, сумматор 5 и блок 6 стробирования, управляемый тактовыми импульса чи с периодом Т от блока 2 синхронизации, на выходе устройства формиру ется информационная сигнальная после1 овательность с подавлением МСИ. На выходе блока 6 стробирования имеют

Йесто текущие значения скалярного произведения текущего вектора исходного сигнального базиса с компонента чи МСИ и вектора взаимного базиса„

Который заведомо ортогонален к компойентам межсимвольной интерференции.

5 14

15 выборки-хранения запоминаются управляющие напряжения.

Исходный вектор наблюдаемого сигнала в момент времени iT соответствующий полному вхождению i-го информационного сигнала в аналоговую секционированную линию задержки 7О: б

Формула изобретения

Взаимно-базисный корректор, содержащий блок настройки, блок синхронизации и последовательно соединенные блок формирования исходного сигнального базиса, вход которого соединен с входом блока синхронизации

Н является входом взаимно-базисного

Корректора, блок регуляторов затухаНия сумматор и блок стробирования, Второй вход которого соединен с выХодом блока синхронизации, блок форйирования исходного сигнального базиса содержит аналоговую секционироВанную линию задержки, вход которой является входом блока формирования исходного сигнального базиса, блок настройки содержит К интеграторов и сумматор, отличающийся тем, что, с целью расширения диапазона корректируемых линейных искажений сигнала, в блок формирования исходного сигнального базиса введены 1-1 дополнительных аналоговых секционированных линий задержки и 1-1-элементов задержки, входы каждого иэ которых соединены с входом аналоговой секционированной линии задержки, а выход каждого,из элементов задержки подключен к входу соответствующей дополнительной аналоговой секционированной линии задержки, выходы каждой из секций которых, вход и выход каждой из секций аналоговой секционированной

20 линии задержки являются многоразрядным выходом блока формирования исходного сигнального базиса и который соединен с первым многоразрядным входом блока настройки, в который вве26 дены К ° 1 ключей, первый вход каждо- го из которых является соответствующим разрядом первого многоразрядного входа блока настройки, а второй вход каждого ключа является вторым входом

З0 блока настройки, который подключен ко второму выходу блока синхронизации, блок формирования матрицы Грама, блок формирования вектора невязки, блок регулирования опорных напряжений, матричный перемножитель, блок выбор35 ки-хранения, выход которого является выходом блока настройки и подключен к первому входу блока регуляторов затухания, 2К-1-квадраторов, сумма40 тор и индикатор, при этом в блоке настройки выход каждого из ключей через соответствующий интегратор подключен к соответствующему входу блока формирования матрицы Грама и к соот45 ветствующему информационному входу матричного .перемножителя, выход которого подключен к входу блока выборки-хранения, выходы блока формирования матрицы Грама подключены к соответствующим информационным входам блока формирования вектора невязки, выходы которого через 2К-1-квадраторы подключены к соответствующему входу сумматора, выход которого подключен к индикатору, а выходы блока регулирова5 ния опорных напряжений подключены к управляющим входам блока формирования вектора невязки и матричного перемножителя.

1403382

1403382

1 403382

0m Рп 1f

ФЮл)5

И т Яж fb авиа 5

Составитель Ш. Эвьян

Редактор Н.Горват Техред М.Ходанич Корректор Л. Пилипенко

Заказ 3005/56 Тираж 660 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгор д, у . р о о л. П оектная 4