Устройство для формирования серий импульсов
Изобретение может быть использовано в устройствах для выработки управляющих команд. Цель изобретения - повьппение быстродействия, точности и расширение функциональных возможностей устройства. Устройство содержит генератор 1 опорных импульсов, пере-. счетные блоки 2 и 3 и триггер 4. Введение синхронных D-триггеров 5-7, элементов ИЛИ-НЕ 8-10, программируемого блока 15 памяти, пересчетного блока 16, образующего с блоком 15 памяти блок 17 программирования, позволяет формировать II пачки импульсов сразу же после появления сигнала на управляющей шине 11. Кроме того, в устройстве исключаются искажения длительности последней серии при снятии управляющего сигнала и формируется серия импульсов с переменным количеством импульсов в серии в заранее определенной последовательностипрограммируемого блока 15 памяти. 1 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (19) È!) 51 (504 HОЗ К364
Cry =„,, ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АBTOPCHOMY СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4129201/24-21 (22) 03 ° 10.86 (46) 23.06.88, Бюл. Ф 23 (72) А.A. Федосеенко (53) 621.374(088.8) (56) Авторское свидетельство СССР
949784 кл Н 03 K 3 04ý 1980. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ СЕРИЙ ИМПУЛЬСОВ (57) Изобретение может быть исполь,— зовано в устройствах для выработки управляющих команд. Цель изобретения— повышение быстродействия, точности и расширение функциональных возможностей устройства. Устройство содержит генератор 1 опорных импульсов, пере-. счетные блоки 2 и 3 и триггер 4. Введение синхронных D-триггеров 5-7, элементов ИЛИ-HE 8-10, программируемого блока 15 памяти, пересчетного блока 16, образующего с блоком 15 памяти блок 17 программирования, позволяет формировать пачки импульсов сразу же после появления сигнала на управляющей шине 11. Кроме того, в устройстве исключаются искажения длительности последней серии при снятии управляющего сигнала и формируется серия импульсов с переменным количеством импульсов в серии в заранее определенной последовательности программируемого блока 15 памяти. i ил.
1405104
Изобретение относится к импульсной технике и может быть использовано в устройствах для выработки управляющих команд.
Целью изобретения является повышение быстродействия за счет формирования пачек импульсов сразу же после появления сигнала на управляющей шине, повышение точности за счет исключения 10 искажения длительности последней серии при снятии управляющего сигнала и расширение функциональных возможностей за счет формирования серий импульсов с переменным количеством импульсов в серии в заранее определенной последовательности, программируе— мого блока памяти.
На чертеже представлена функциональная схема устройства для формиро — 20 вания серий импульсов.
Устройство для формирования серий импульсов содержит генератор 1 опор ных импульсов, пересчетные блоки 2 и
3, триггер 4, синхронные D-триггеры
5-7, элементы ИЛИ вЂ 8-10, шину 11 управления, выходную шину 12, информационные шины 13 и 14, программируемый блок 15 памяти, пересчетный блок
16, блоки 15 и 16 образуют блок 17 30 программирования, шину 18 управления.
Счетные входы пересчетных блоков
2 и 3 соединены между собой и подключены к первому входу элемента ИЛИ-HE (/
8, входу синхронизации синхронного
D-триггера 7 и к выходу генератора
1 опорных импульсов, шина 11 управления подключена к информационному входу синхронного D-триггера 5 и к входу синхронизации синхронного D-триггера 10
6, информационный вход которого подключен к положительной шине питания, а выход — к информационному входу синхронного D-триггера 7, выход которого соединен с входом сброса синхронного D-триггера 6 и к второму входу элемента И%1 †10, выход которого соединен с входом сброса триггера 4, вход установки которого соединен с выходом переноса пересчетного блока 2, прямой выход триггера 4 сое— динен с управляющим .входом пересчетного блока 2, вторым входом элемента
ИЛИ-НЕ 8 и входом синхронизации синхронного D-триггера 5, инверсный
55 ,выход которого подключен к первому входу элемента ИЛИ-НЕ 9, выход которого соединен с первым входом элемента ИЛИ-НЕ 10, инверсный выход триггера 4 соединен с входом управления пересчетного блока 3, выход переноса которого соединен с вторым входом элемента ИЛИ-НЕ 9, вьжод элемента
ИЛИ-НЕ 8 подключен к выходной шине
12, информационная шина 13 подключена к информационным входам пересчетного блока 2, а информационная шина
14 — к информационным входам пересчетного блока 3.
Выходы программируемого блока 15 памяти подключены к информационной шине 13, а адресные входы — к выходам пересчетного блока 16, вход сброса которого подключен к инверсному выходу синхронного 0-триггера 5, а переключающий вход — к прямому выходу триггера 4, шина 18 управления подключена к входу угравления программируемого блока 15 памяти.
Устройство работает следующим образом.
После включения питания пересчетный блок 2 и синхронные D-триггеры
5-7 устанавливаются в исходное состояние сигналом начальной установки (не показано). При этом триггер 4 сигналом с выхода пересчетного блока
2 устанавливается в единичное состояние. Высокий потенциал, поступающий с прямого выхода триггера 4 на управляющий вход пересчетного блока 2, переводит его в режим параллельной записи кода числа (N1) количества импульсов в пачке, установленного на информационной шине 13. Импульсы,поступающие с выхода генератора 1 опорных импульсов на переключающий вход пересчетного блока 2, запишут код (N1) в триггера его разрядов. На его выходе переноса появится высокий потенциал, поступающий на вход установки триггера 4, Низкий потенцил,поступающий с инверсного выхода триггера 4 на управляющий вход пересчетного блока 3, переведет его в режим счета, Сигнал с выхода переноса при обнулении всех его разрядов на вход сброса триггера 4 проходить через элемент
HJIH-HE 9 не будет, так как на первом входе его находится высокий потенциал. поступающий с выхода синхронного D-триггера 5. Высокий потенциал, поступающий с выхода триггера 4 на второй вход элемента ИЛИ-НЕ 8, запрещает прохождение импульсов с выхода генератора 1 опорных импульсов з 14051 на выходную шину 12. На ней находится низкий потенциал.
Положительный импульс, появившийся на шине 11 управления, своим пе5 редним фронтом сформирует на выходе синхронного D òðèããåðà 6 высокий потенциал. Задний фронт первого, после данного момента, импульса с выхода генератора 1 опорных импульсов сфор— мирует на выходе синхронного D-триггера 7 высокий потенциал, поступающий на вход сброса синхронного D-триггера 6, устанавливающий его в исходное состояние. Задний фронт второго импульса сформирует на выходе синхронного D-триггера 7 низкий потенциал, Следовательно, будет сформирован положительный им*ульс с периодом, равным периоду импульсов генератора 1 опорных импульсов, поступающий на второй вход элемента ИЛИ-НЕ
10. Так как на первом его входе низкий потенциал, на выходе формируется отрицательный импульс, поступаю- 25 щий на вход сброса триггера 4 и переводящий его в нулевое состояние. На прямом выходе триггера 4 появляется низкий потенциал, который разрешает прохождение импульсов через элемент
ИЛИ-НЕ 8 на выходную шину 12 устрой— ства. Пересчетный блок 2 начинает работать в режиме счета.
Задним фронтом перепада потенциалов высокий потенциал с шины 11 управ-35 ления переписывается в синхронный
D-триггер 5, и íà его инверсном выходе появляется низкий потенциал, разрешающий прохождение импульсов с выхода пересчетного блока 3 через 40 элемент ИЛИ-НЕ 9. Высокий потенциал, поступающий с инверсного выхода триггера 4 на управляющий вход пересчетного блока 3, переводит его в режим параллельной записи кода числа 45 (М2) коэффициента пересчетного блока
3„ фиксирующий длительность паузы между сериями импульсов, установленный на информационной шине 14. При поступлении на переключающий вход пе- 50 ресчетного блока 2 (N1) импульсов на его выходе (по заднему фронту входного импульса) появится низкий потенциал, поступающий на установочный вход триггера 4 и устанавливающий его 55 в единичное состояние. Высокий по тенциал с прямого выхода триггера 4 переведет пересчетный блок 2 в режим параллельной записи и запретит прохождение импульсов через элемент
ИЛИ-НЕ 8 на выходную шину 12 устройства. Пачка импульсов сформирована.
Низкий потенциал с выхода триггера 4 устанавливает пересчетный блок 3 в режим счета. При поступлении на его переключающий вход (N2) импульсов на его выходе (по заднему фронту входного импульса) появляется низкий потенциал, который, пройдя через элементы ИЛИ вЂ 9 и 10, установит триггер 4 в нулевое состояние, Далее процессы повторяются. Таким образом, на выходной шине 12 устройства формируется последовательность серий импульсов.
При снятии управляющего сигнала с шины 11 управления устройство возвращается в исходное состояние. При этом после формирования очередной пачки импульсов высокий потенциал с выхода триггера 4 устанавливает на выходе синхронного Р-триггера 5 высокий потенциал, запрещающий дальнейшее переключение триггера 4 сигналами с выхода пересчетного блока 3. Так как переключение происходит после окончания формирования пачки импульсов, то искажение длительности пачки не происходит °
Устройство находится в исходном состоянии до поступления управляющего сигнала на шину 11 управления.
При необходимости формирования серий импульсов с переменным колйчеством импульсов в серии в заранее определенной последовательности на шину
18 управления поступает сигнал, инициализирующий кристалл программируемого блока 15 памяти. В него записываются коды (N1) количества импульсов в .пачке. После поступления управляющего сигнала на шину 11 управления, низкий потенциал с выхода синхронного
D-триггера 5 разрешает работу пересчетного блока 16. Переключение его на очередную комбинацию, записываемую в пересчетный блок 2 и формируемую программируемым блоком 15 памяти, ведется задним фронтом сигнала с выхода триггера 4 после формирования очередной пачки импульсов. Пере%счетный блок 16 меняя поочередно комбинации на адресных входах про-.> граммируемого блска 15 памяти, формирует на его выходax очередной код.
Последовательность работы устройства такая же, как описывалась выше, с
1405104,,! ! формула изобретения (Составитель В. Чижов
Техред А.Кравчук Корректор О. Кравцова
Редактор Н. Гунько
Заказ 3110/56 Тираж 928 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035ð Москва, Ж вЂ” 35, Раушская наб., д. 4/5
Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4. той разницей, что очередной код числа импульсов в пачке описывается не с информационной шины 13, а с выходов программируемого блока памяти и он .может быть разный (в зависимости от ( заложенной программы), Устройство для формирования серий импульсов, содержащее генератор опорных импульсов, первый и второй пересчетные блоки и триггер, о т л и ч а-! ю щ е е с я тем, что, с целью повышения быстродействия, точности формирования и расширения функциональных возможностей, в него дополнительно введены первый, второй и третий синхронные D-триггеры, первый, второй, и третий .элементы ИЛИ-НЕ, третий пе, ресчетный блок и программируемый блок памяти, при этом счетные входы первого и второго пересчетных блоков ,соединены между собой и подключены к первому входу первого элемента ИЛИ-НЕ
9 . :входу синхронизации третьего синхрон-! ного D-триггера и выходу генератора (.опорных импульсов, шина управления ,подключена к информационному входу (:первого синхронного D-триггера и к входу синхронизации второго синхрон-! .ного D-триггера, информационный вход которого подключен к положительной шине питания, а выход — к информационному входу третьего синхронного
D-триггера, выход которого соединен с входом сброса второго синхронного
D-триггера и с вторым входом третьего элемента ИЛИ-НЕ, выход которого соединен с входом сброса триггера, вход установки которого соединен с выходом переноса первого пересчетного блока, прямой выход триггера соединен с управляющим входом первого пересчетного блока, вторым входом первого элемента ИЛИ-НЕ, входом синхронизации третьего пересчетного блока и входом синхронизации первого синхронного D-триггера, инверсный выход которого подключен к входу сброса третьего пересчетного блока и к первому входу второго элемента
ИЛИ-HE вьжод которого соединен с первым входом третьего элемента
ИЛИ-НЕ, инверсный выход триггера соединен с входом управления второго пересчетного блока, выход переноса которого соединен с вторым входом второго элемента ИЛИ-НЕ, выходы программируемого блока памяти подключены к информационной шине первого пересчетного блока, а адресные входы подключены к выходам третьего пересчетного блока.
