Цифровой осциллограф

 

Изобретение может быть использовано для регистрации, исследования и измерения параметров радиосигналов разнообразных классов форм, в том . с числе неповторяющихся и одиночных импульсов. Цифровой осциллограф содержит блоки 1 регистрации данных, процессор 2, таймер 3, блок 4 отображения , фильтр 7, выключатели 6,8,9, блок 5 блокировки, блок 11 логического сложения и индикатор 12о В описании изобретения дана электрическая схема блоков 1 регистрации данных Цифровой осциллограф имеет уменьшенную динамическую погрешность. 1 ЗоП, ф-лы, 2 ил„

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (gg 4 G 01 R 13/20

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ С

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

«„ 1 !

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и измерения параметров радиосигналов разнообразных классов форм, в том числе неповторяющихся и одиночных импульсов. Цифровой осциллограф содержит блоки 1 регистрации данных, процессор 2, таймер 3, блок 4 отображения, фильтр 7, выключатели 6,8,9, блок 5 блокировки, блок 11 логического сложения и индикатор 12. В описании изобретения дана электрическая схема блоков 1 регистрации данных.

Цифровой осциллограф имеет уменьшенную динамическую погрешность. 1 з.п. ф-лы, 2 ил.

70 9

Фиг.1 (21) 4155077/24-21 (22) 02.12,86 (46) 30.06 ° 88. Бюл, 11 24 (72) А.ГЛилехин и А.А.Гущин (53) 621.317,75 (088.8) (56) Цифровая осциллография./Под ред. Беркутова А.M. M.: Энергоатомиздат, 1983, с.33, Цифровая осциллография. Под ред.

Беркутова А.M. M.: Энергоатомиздат, 1983, с.45, рис.1.22. (54) ЦИФРОВОЙ ОСЦИЛЛОГРАФ (57) Изобретение может быть использовано для регистрации, исследования

„,SU„„1406493 А 1

1406493

Изобретение относится к радиоизмерительной технике и предназначено для регистрации, исследования и измерения параметров радиотехнических ,сигналов разнообразных классов форм, в том числе непонторяющихся и одиночных импульсон.

Цель изобретения — уменьшение динамической погрешности многоканально- 10

ro цифрового осциллографа путем коррекции систематического апертурного сдвига стробирующих импульсов.

На фиг.ll изображена блок-схема цифрового осциллографа, на фиг.2 блок-схема блока регистрации данных

,для цифрового осциллографа.

Цифровой осциллограф содержит блок

ll регистрации данных, процессор 2, таймер 3, блок 4 отображения, блок 5 !, блокировки, выключатель 6, фильтр 7, 1выключатели 8 и 9, входную клемму 10, !

, блок 11 логического сложения и инди,катор 12.

В состав цифрового осциллографа 25 входит m одинаковых блоков 1 регист1 .рации данных все входы которых соеЭ ,,динены и являются измерительным вхо дом цифрового осциллографа. Цифровые входы данных процессора 2 соединены ,с цифровыми выходами данных блоков 1 ,регистрации данных, а управляющие вы ходы процессора 2 соединены с первы" ! ми управляющими входами блоков 1 ре:.гистрации данных. Вход управления

1 35 таймера 3 соединен с выходом управ ления процессора 2, à его выход сое, динен со счетным входом процессора

2. Перный вход цифровых данных блока

4 отображения соединен с выходом ци- 40 фровых данных процессора 2, а второй вход цифровых данных блока 4 отобра кения соединен с выходом цифровых данных таймера 3. Входы блока 5 блокировки соединены с управляющими вы- 45 ходами процессора 2, а его выходы соединены со вторыми управляющими входами блоков 1 регистрации данных.

Первая клемма выключателя 6 соединеНа с управляющим входом блока 5 блоКировки, а его вторая клемма соединена с общей шиной осциллографа, вход фильтра 7, соединен с выходом таймера

Э. Первая клемма выключателя 8 соединена с выходом фильтра 7, a BTopBfl

Клемма соединена со входами блоков 1 регистрации данных. Первая клемма йыключателя 9 соединена со входами блоков 1 регистрации данных и второй клеммой выключателя 8. Входная клемма 10 соединена со второй клеммой выключателя 9. Входы блока 11 логического сложения соединены с управляющими выходами блоков 1 регистрации. данных. Вход индикатора !2 соединен с выходом блока ll логического сложения.

Блок 1 регистрации данных для. ци- фрового осциллографа содержит входной блок 13,блок 14 выборки и хранения, аналого-цифровой преобразователь 15, оперативно-запоминающий блок 16, цифровой компаратор 17, реверсивный счетчик 18, регистр 19 памяти, цифроаналоговый преобразонатель 20, блок

21 управляемой задержки и блок 22 постоянной памяти.

Вход входного блока 13 соединен со входом блока 1 регистрации данных, аналоговый вход блока 14 выборки и хранения соединен с выходом входного блока 13. Измерительный вход аналогоцифрового преобразователя 15 соединен с выходом блока 14 выборки и хранения.

Цифровой вход данных оперативно-3gnoминающего блока 16 соединен с цифровым выходом аналого-цифрового преобразователя 15, а выход оперативно запоминающего блока 16 соединен с вьг ходом блока 1 регистрации данных.

Первый вход цифровых данных цифрового компаратора 17 соединен с аналого-цифровым преобразователем 15. Первый выход цифрового компаратора 17 соединен с управляющим выходом блока 1 регистрации данных. Первый вход цифровых данных реверсивного счетчика .

18 соединен со вторым выходом цифрового компаратора 17. Первый вход регистра 19 памяти соединен с выходом реверсивного счетчика 18. Вторые входы регистра 19 памяти, реверсивного счетчика 18 и цифроного компаратора 17 соединень« со вторым управляющим входом блока 1 регистрации данных. Вход цифроаналогового преобразователя 20 соединен с выходом ре-. гистра 19 памяти. Первый вход управления блока 21 управляемой задержки соединен с выходом цифроаналогового преобразователя 20. Второй нход блока 21 управляемой задержки соединен с первым управляющим входом блока 1 регистрации данных. Выход блока 21 управляемой задержки соединен со вторым входом блока 14 выборки и хране3 1406493

4 ния. Выход блока 22 постоянной памяти соединен со вторым входом цифровогЬ компара-ора 17.

Цифровой осциллограф работает

0 следующим образом.

На первом этапе производится дискретизация входного сигнала путем выборки его мгновенных значений, следующих равномерно с частотой дискре- 10 тизации.

Далее каждая из выборок с помощью аналого-цифрового преобразователя 15 преобразуется в цифровой код, Последовательность кодов заносится в опе- 15 ративно-запоминающий блок 16 с неограниченным временем хранения, чем и заканчивается первый этап.

На втором этапе производится обработка процессором 2 записанной инфор- 20 мации и ее вывод в блок 4 отображения.

При этом коды выборок последовательно извлекаются из оперативно-запоминающего блока 16 и подаются в блок

4 отображения, где преобразуются в сигналы, определяющие положение светящейся точки по вертикали. Одновременно таймер 3 и процессор 2 формируют последовательно нарастающие коды, определяющие положение соответ- 30 ствующей выборки в блоке 4 отображения по горизонтали. В результате воспроизводится зависимость, соответствующая по форме исследуемому сигналу. !

Процесс коррекции (уменьшения динамической погрешности) начинается с того, что оператор замыкает выключатель 8 и размыкает выключатели 6 и 9.

При этом тактовая последовательность

40 прямоугольных импульсов с интервалом

2 между импульсами поступает в фильтр 7, в котором прямоугольный сигнал преобразуется в треугольный и подается на входы блоков 1 регистрации данных, Здесь треугольный сигнал

45 масштабируется с помощью входного блока 13 и поступает на вход блока

l4 выборки и хранения. Поскольку частота опроса каждого канала регистрации f1, выбрана в я1 раз меньше так50 товой частоты (где m — - число каналов выборки), прямоугольного сигнала, вырабатываемого таймером 3, то при точном соблюдении равенства fh=f /m

55 на выходах всех блоков 14 выборки и хранения будет известное постоянное напряжение и коррекция в этом случае не требуется. Рассмотрим теперь, что произойдет, если fh Ф f r /m Это неравенство наблюдается на практике изза неидентичност задержки сигнала в входном блоке 1 . н неидентичности задержек в тракте формирования стробирующих импульсов с частотой fl,.

Допустим, что в двух каналах блоков 1 регистрации данных наблюдается временной сдвиг dh, и d hq между. импульсами стробирования fl,. Это приведет к тому, что на выходе блока

14 выборки и хранения постоянное напряжение изменит свою величину пропорционально временному сдвигу. В цифровом компараторе 17 полученное значение кода сравнивается со значением кода, хранимым в блоке 22 постоянной памяти. После сравнения кодов цифровой компаратор 17 принимает решение: больше или меньше код с выхода по сравнению с кодом, хранимым в блоке 22 постоянной памяти. Допустим, что код, снимаемый с аналого-цифрового преобразователя 15, больше кода, хранимого в блоке 22 постоянной памяти. В этом случае цифровой компаратор

17 дает команду на уменьшение величины кода на единицу младшего разряда в реверсивном счетчике 18. Соответствующее значение кода с выходов реверсивного счетчика 18 запоминается в регистре 19 памяти и затем поступает на цифроаналоговый преобразователь

20. Здесь вновь полученный код. преобразуется в напряжение, которое приводит к уменьшению задержки в блоке 21 управляемой задержки, что в свою очередь приводит к уменьшению напряжения на выходе блока 14 выборки и хранения. Процесс коррекции повторяется до тех пор, пока код с аналого-цифрового преобразователя 15 не будет равен коду блока 22 постоянной. памяти. В этом случае цифровой компаратор 17 вырабатывает сигнал, показывающий, что коррекция закончена. Если на всех выходах блоков 1 регистрации данных есть сигнал об окончаний процесса коррекции, то подключается индикатор

12, который сигнализирует об окончании процесса коррекции всех каналов.

Процесс коррекции обеспечивает минимальную динамическую ошибку в режиме измерения быстропротекающих процессов.

Формула изобретения

1, Цифровой осциллограф, содержащий входную клемму блоки регистра!

406 ции данных, все входы которых об>ьедииены и являются измерительным входом осциллографа, процессор, цифровые входы данных которого соединены с цифровыми выходами данных блоков регистрации данных, управляющие выходы процессора. соединены с первыми управляющими входами блоков регистрации данных, таймер, вход управления кото- 0 рого соединен с выходом управления процессора, выход тактового таймера соединен со счетным входом процессо" !

l ра, блок отображения, первый вхоц

, цифровых данных которого соединен с 15 выходом цифровых данных процессора, а второй вход цифровых данных блока отображения соединен с выходом цифровых данных таймера, о т л и ч а ющ и и с. я тем, что, с целью уменьше- 20 ния динамической погрешности, он до полнительно содержит фильтр, три вы ключателя, блок блокировки, блок логического сложения и индикатор, причем входы блока блокировки соедине- 25 ны с управляющими выходами процессо,ра и первыми управляющими входами !

,блоков регистрации данных, выходы блока блокировки соединены с вторыми управляющими входами блоков регистра- 30

:ции данных, один из выводов первого выключателя соединен с управляющим входом блока блокировки, а другой— !

Ic общей шиной осциллографа, вход фильтра соединен с выходом тактового

1, сигнала таймера, первый вывод второго выключателя соединен с выходом ильтра, а второй вывод соединен с ходами блоков регистрации данных, ервый вывод третьего выключателя 40

1 оединен с входами блоков регистрации данных и вторым выводом второго выключателя„ входная клемма соединейа с вторым выводом тРетьего выключаГ теля, входы блока логического сложе- 45 сия соединены с управляющими выходами блоков регистрации данных, вход индикатора соединен с выходом блока логического сложения.

2.Осциллограф по п.1, о т л и— ч ающий с я тем, что блокре493 б гистрации данных содержит входной блок, блок выборки и хранения, аналого-цифровой преобразователь, оперативно-запоминающий блок, цифровой компаратор, блок постоянной памяти, реверсивный счетчик, регистр памяти, цифроаналоговый t преобразователь, блок управляемой задержки, причем вход входного блока соединен с входом блока регистрации данных, аналоговый вход блока выборки и хранения соединен с выходом входного блока, вход аналого-цифрового преобразователя соединен с выходом блока выборки и хранения, цифровой вход оперативнозапоминающего блока. соединен с цифровым выходом аналого-цифрового преобразователя, а цифровой выход оперативно-запоминающего блока соединен с выходом цифровых данных блока регистрации данных, первый вход цифровых данных блока цифрового компаратора соединен с цифровым выходом аналого-цифрового преобразователя и цифровым входом данных .оперативно-запоминающего блока, первый выход цифрового компаратора соединен с управляющим выходом блока регистрации данных, первый вход цифровых данных реверсивного счетчика соединен с вторым выходом цифрового компаратора, первый вход регистра хранения соединен с выходом цифровых данных реверсивного счетчика, вторые входы регистра хранения, реверсивного счетчика и цифрового компаратора соединены с вторым управляющим входом блока регистрации данных, вход цифроаналогового преобразователя соединен с цифровым выходом регистра хранения, первый вход управления блока .управляемой задержки соединен с выходом цифроаналогового преобразователя, второй вход блока управляемой задержки соединен с первым управляющим входом блока регистрации данных, выход блока управляемой задержки соединен с вторым входом блока выборки и хранения, выход блока постоянной памяти соединен с вторым входом цифрового компаратора.

1406493

Составитель Кринов

Техред А.Кравчук

Корректор М.Максимишинец

Редактор А.Ревин

Заказ 3187/40

Тираж 772

Подписное

ВПИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r, Ужгород, ул. Проектная, 4