Генератор равномерно распределенных случайных величин

 

Изобретение относится к вычислительной технике и может быть использовано в стохастических вычислительных устройствах. Целью изобретения является повышение точности за счет обеспечения соответствия формируемых величин равновероятностному закону распределения мгновенных значений сигналов. Генератор содержит генератор 1 тактовых импульсов, генера-- тор 2 равновероятной двоичной цифры, элементы ИЗ, 4, реверсивный счетчик 5,цифроаналоговьй преобразователь 6,дешифраторы 7, 8, элемент ИЛИ 9, триггер.10, блок 11 памяти и усилитель 12. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (11) (б1) 4 G 0 F 7/58

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ .

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4103360/24-24 (22) 11. 081 86 (46) 15. 07. 88. Бюл. N- 26 (72) В.Ю.Гаурильчикас и К.P.Áèëþíàñ (53) 681. 325 (088. 8) (56) Авторское свидетельство СССР

У 524199, кл. G 06 F 7/58, 1976.

Авторское свидетельство СССР

У 894706, кл. G 06 F 7/58, 1981. (54) ГЕНЕРАТОР РАВНОМЕРНО РАСПРЕДЕЛЕН-.

НЫХ СЛУЧАЙНЫХ ВЕЛИЧИН (57) Изобретение относится к вычислительной технике и может быть использовано в стохастических вычислительHbIx устройствах. Целью изобретения является повышение точности за счет обеспечения соответствия формируемых величин равновероятностному закону распределения мгновенных значений сигналов ° Генератор содержит генератор 1 тактовых импульсов, генера-. тор 2 равновероятной двоичной цифры, элементы И 3, 4, реверсивный счетчик

5, цифроаналоговый преобразователь

6, дешифраторы 7, 8, элемент ИЛИ 9, триггер, 10, блок 11 памяти и усили.тель 12 1 ил

1410025

Изобретение относится к вычислительной технике и может быть использовано в стохастических вычислительных устройствах различного назначения.

Цель изобретения — повышение точности генератора.

На чертеже представлена структур ная схема генератора равномерно рас, пределенных случайньгх величин.

Генератор содержит генератор 1 „тактовых импульсов, генератор 2 рав новероятной двоичной цифры, элемен1, ты И 3 и 4, реверсивный счетчик 5, цифроаналоговый преобразователь 6, 1 дешифраторы 7 и 8, элемент ИЛИ 9,, !, триггер 10, блок 11 памяти, усили,тель 12.

Генератор работает следующим об- 20 ! разом.

Первый выход генератора 1 тактовых импульсов выдает импульсы для запуска генератора 2. Генератор 2 вы-дает сигнал, имеющий вероятность по- 25. явления на выходе уровня лог. "1" и уровня лог. "0", равную 1/2. Этот сигнал поступает на четвертый адресный вход блока 11 памяти, который

:выполняет функцию управления работой реверсивного счетчика 5. На первом ,и втором выходах блока ll памяти, всегда имеются противоположные сигна,лы: на одном выходе — лог. "0", а на цругом — лог. "1", или наоборот,, Прн этом элемент И 3 или элемент И 4, 35 а вход которого поступит лог. "1" выхода блока 11, будет пропускать

«гактовые импульсы от генератора 1 на «дин из входов реверсивного счетчика

Если этим входом счетчика является суммирующий вход, то при изменеНии полярности выходных сигналов бло.:tea 11 счетчик 5 перейдет в режим вы— британия. Если этим входом счетчика 5 является вычитающий вход, то при изменении полярности вьгходных сигналов блока 11 счетчик 5 перейдет в режим суммирования. Когда реверсивный счет«чик 5 достигает одного из крайних

< .остояний, соо ..ветствующий дешифратор или 8 выдает уровень лог. "1", При этом блок 11 заполнен таким образом, что при поступлении на любой из его

; дреснь«х входов, соединенных с деи л 55 шифраторами 7 и 8, лог. 1 независ имо от уровне: HI H os HG других адре сных входах блок а 1 1, по следн ий г(ереводит реверсивный счетчик 5 в соответствующий режим, т.е. если уровень лог. "1" выдает дешифратор

N-го состояния, то с наступлением следующего такта реверсивный счетчик

5 переходит в состояние N — 1: если уровень лог. "1" выдает дешифратор

N-го состояния, то с поступлением следующего такта реверсивный счетчик

5 переходит в состояние N+1. Таким образом обеспечивается переход реверсивного счетчика, 5 из N†- го состояния в И-1-ое и из И†ro состояния в

N+1-ое с вероятностью равной еди— нице. Когда реверсивный счетчик 5 находится в промежуточном состоянии, то блок 11 управляет его блужданием в завися«ости от сигналов, поступающих от генератора 2 и триггера 10.

При этом блок 11 по отношению к этим двум сигналам выполняет функцию ИСКЛ«ОЧА10ЩЕЕ ИЛИ. С помощью цифроаналогового преобразователя 6 состояние реверсивного счетчика 5 преобразуется в напряжение ступенчатой формы, которое усиливается выходным усилите-. лем 12.

Соотношение частот следования импульсов, поступающих I«a реверсивный счетчик 5, и импульсов, поступающих на генератор 2, должно удовлетворять следующему выражению

n=f/f,)) 1, «-де f — частота следования импульсов, поступающих на вход

Пуск генератора 2. где f. — частота следования импуль« сов, поступающих на реверсивный счетчик.

От это« о соотношения зависит спектр сигнала. Изменяя соотношение частот и f можно изменять автокорре2 ляционную функцию выходного сигнала.

Формула изобретения

Генератор равномерно распределенных случайных величин, содержащий реверсивный счетчик, выход которого соедине«« со входами первого и второ«о „«е«««ифраторов, выходы которых соеди?«сны с 1 «е р Вым и . .3 To Db«M входами элемента ИЛИ соответственно, выход

« оторо«о соед?«не?«со счетнь«м входом триггера, выход реверсивного счетчика через цифроаналоговый преобразова.-еJI««loJ«êJ«ì÷å«I к ««ходу усилителя, выход которо«о являе гся выходом генератора. I I n p;Iòîð ра?«но»ероятной двоич1410025

Составитель И.Столяров

Техред Л.Олийнык Корректор С.Черни

Редактор А.Долинич

Заказ 3481/45 Тираж 704

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 ной цифры, вход "Пуск" которого соединен с первым выходом генератора тактовых импульсов, второй выход которого соединен с первыми входами первого и второго элементов И, выходы соединены с суммирующим и вычитающим входами реверсивного счетчика соответственно, о т л и ч а ю m и йс я тем, что, с целью повышения точ- 10 ности, в него введен блок памяти, первый и второй адресные входы котороro соединены с выходами первого и второго дешифраторов соответственно, третий адресный вход. блока памяти— с единичным выходом триггера, а четвертый адресный вход блока памяти соединен с выходом генератора равновероятной двоичной цифры, первый и второй информационные выходы блока памяти подключены соответственно к вторым входам первого и второго элементов И.