Устройство для умножения частоты следования импульсов

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении специализированньк многомерных систем управления. Устройство обеспечивает линеаризацию характеристик частотных датчиков методом кусочно-ступенчатой аппроксимации, что существенно повышает точность работы устройства при решении задач построения систем сбора и обработки информации. 1 з.п. ф-лы, 1 ил.

СОЮЗ СО8ЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

09) (11) Al

A@4 6 06 Е 7/68

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н ABTOPCHOlVIV СВИДЕТЕЛЬСТВУ (21) 4150882/24-24 (22) 24.11.86 ! (46) 15.07.88. Бил. N 26 (72) В.Н.Попов и В.А.Латынов (53) 681.325 (088.8) (56) Авторское свидетельство СС1".Р

У 680555, кл. G 06 F 7/52, 1977.

Авторское свидетельство СССР

В 894708, кл. G 06 Е 7/68, 1981. (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении специализированных многомерных систем управления. Устройство обеспечивает линеаризацию характеристик частотных датчиков методом кусочно-ступенчатой аппроксимации, что существенно повышает точность работы устройства при решении задач построения систем сбора и обработки информации. 1 з.п. ф-лы, 1 ил.

1 1 1 ()(1, 7

Изобретени» относится к aIIxol fa IIIке и вычислительной технике и может быть использовано при построении специализированных многомерных сис5

1 тем управления.

Цель изобретения — повышение точности работы устройства за счет обеспечения линеаризации характеристик входных сигналов. 10

На чертеже представлена функциональная схема устройства.

Устройство для умножения частоты следования импульсов содержит первый элемент 1 задержки, счетчик 2, блок

3 управления, блок 4 памяти, блок 5 араллельного переноса, регистр 6, еверсивный счетчик 7, второй элеент 8 задержки, генератор 9 тактоых импульсов и делитель 10 частоты 20 соответствующими связями.

Блок 3 управления содержит Z дефраторов 11 (число участков линеаизации характеристики входного сигала), элемент ИЛИ 12, счетчик 13 и 25 риггер 14 с соответствующими связяБлок 5 параллельного переноса содержит первую группу элементов И 15, вторую группу элементов И 16 и груп3 йу элементов ИЛИ 17 с соответствую11хими связями.

Устройство работает следующим образом.

Каждый импульс входной последовательности Р поступает на вход рХ

<,инхронизации регистра 6, обеспечивая запись в него либо содержимого

N„„ счетчика 2, либо содержимого

N Ä соответствующих ячеек блока 4 х1амяти. Алгоритм выбора описывается соотношением если N „6 (Ид, N„ „,)

N„„, если К„„е (N„, I (М -11), где N „- кодовый эквивалент периода входного сигнала F> „

N „ — откорректированное значение кодового эквивалента входного сигнала F„;

N„ — кодовый эквивалент, соответствующий граничному значению линейного участка входного сигнала F

Импульс входной последовательнос- тИ Г проходит также через элемент

Х задержки и обеспечивает сброс счетчика 2 в нулевое состояние. Импульсная после Iona f e.Ill,ность I „„с выхода генератора 9 так говых 11м11р. ц сов поступает на вычитающий вход реверсивного счетчика 7 (импульсов) непосредственно, а на счетный вход счетчика

2 (импульсов) через делитель 10 частоты. При этом сигнал на выходе делителя 10 частоты определяется как

Г /М. Таким образом, в течение очередного периода входной последовательности в счетчике 2 (импульсов) формируется значение кода N

Е /M

Формируемый в счетчике 2 (импульсов) код N,„ контролируется группой дешифраторов 11, -11, которые настроены на границы участков коррекции. Импульсы, вырабатываемые дешифраторами в моменты поступления на их входы соответствующих кодов, поступают через элемент ИЛИ 12 на счетный вход счетчика 13 блока управления. Разрядные выходы счетчика 13 (импульсов) связаны с адресными входами блока 4 памяти, что обеспечивает выборку соответствующего кода

И „. (откорректированного значения тк; кода). В исходном состоянии счетчик

13 (импульсов) и триггер 14 находятся в нулевом состоянии, что обеспечивается поступлением на их установочные входы импульса с выхода элемента 1 задержки. Причем сигнал с инверсного выхода триггера 14 открывает по вторым входам группу элементов И 16,-16„, а сигнал с прямого выхода триггера 14 закрывает элементы

И 15„-15,1 блока 5 параллельного переноса. В данной ситуации, пока триггер 14 не изменит своего состояния, в регистр 6 будет передаваться содержимое блока 4 памяти. После того как сработают все дешифраторы

11, -11, что соответствует выходу на ли11ейный участок характеристики преобразования, на выходе старшего разряда счетчика 13 будет сформирован сигнал, который установит триггер 14 в единичное состояние. В этом случае сигналом с прямого выхода триггера 14 в блоке 5 параллельного переноса будет открыта группа элементов И 15, — 15„, а группа элементов

И 161 — 16 будет закрыта. При этом в рег11стр 6 будет переписываться содержимо» счетчика 2. После каждого обнул»IIII51 р»11ерсивного счетчика 7

О 1»1)Г- .;1,11»11 Ill 11 l, . I I C IIOC I Q ÏßÞII!ÈÉ IIB

1410027 его вычитаюший вход с выхода генератора 9 тактовых импульсов, устанавливает все его выходные разряды в единицу. Сигнал с 2 -го выхода реп

5 версивного счетчика 7 поступает на выход устройства, а также через элемент Я задержки поступает на синхровход реверсивного счетчика 7, обеспечивая запись содержимого регистра

6. Частота выходного сигнала описы10 вается соотношением

1о вы т F 7Я т

x o Х

F ВЫх Fll„,иД т.е. частота следования импульсов выходной последовательности в Ы раз выше, чем у входной последовательности. В том случае, когда в реверсивный счетчик 7 (импульсов) поступает откорректированное значение кода

N, частота на выходе устройства тК описывается зависимостью где И . — откорректированное значетк; ние кода на -ом участке аппроксимации.

Следовательно, на i-ом участке аппроксимации (Тк.,(Т „ + ЬТ;)) частоХ1 Х1 та выходной импульсной последовательности будет определяться значением кода И, переписанного из блотк ка 4 памяти.

Таким образом, предлагаемое устройство обеспечивает линеаризацию характеристик частотных датчиков методом кусочно-ступенчатой аппроксимации, что существенно повышает точность работы устройства при решении задач построения систем сбора и обработки информации, устройств автоматики и контроля. формула изобретения

1. Устройство для умножения частоты следования импульсов, содержащее генератор тактовых импульсов, делитель частоты, счетчик, регистр, блок параллельного переноса,. первый и второй элементы задержки, причем выход генератора тактовых импульсов соединен с.входом делителя частоты, информационный вход устройства соединен с входом первого элемента задержки, выход которого соединен с входом установки в 0 счетчика, прямые

25 д0

55 разрядные выходы которого соединены соотв етстненно с входами первой группы блока параллельного переноса, выходы которого соединены соответственно с информапионными входами регистра, о т л и ч а ю щ е е с я тем, что с целью повышения точности работы устройства за счет обеспечения линеаризации характеристик входных сигналов, в него введены блок управления, реверсивный счетчик и блок памяти, информационные выходы которого соединены соответственно с входами второй группы блока параллельного переноса, а адресный вход соединен с первым выходом блока управления, второй выход которого соединен с управляющим входом блока параллельного переноса, выходы счетчика соединены соответственно с входами блока управления, входы параллельной записи информации реверсивного счетчика соединены соответственно с разрядными выходами регистра, вход синхронизации которого соединен с информационным входом устройства, выход генератора тактовых импульсов соединен с входом вычитания реверсивного счетчика, выход старшего разряда которого соединен с входом второго элемента задержки и выходом устройства, выход второго элемента задеожки соединен с входом синхронизации реверсивного счетчика, выход первого элемента задержки соединен с установочным входом блока управления.

2, Устройство по л.1, о т л и ч а ю щ е е с я тем, что блок управления содержит Е дешифраторов (где

Z — число участков пинеаризации характеристики вхопного сигнала), элемент ИЛИ, счетчик и триггер, вход установки в "О" которого соединен с входом установки в "Ои счетчика и является установочным входом блока управления, вхоДы Z дешифраторов являются входами блока управления, выходы Z дешифраторов соединены с входами элемента ИЛИ, выход которого соединен со счетным входом счетчика, разрядные выходы которого являются первым выходом блока управления, Bbl ход старшего разряда счетчика соединен с входом установки в " 1" триггера, прямой и инверсный выходы которого являются вторым выходом блока управления.

1410027

Составитель В.Гусев

Техред Л. Олийнык

Корректор О. Кравцова

Редактор А.,Цолинич

Тираж 704

Подписное

Заказ 3481/45

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4