Преобразователь постоянного напряжения

 

Изобретение относится к системам первичного электропитания аппаратуры связи, а также к вторичным источникай питания устройств радиотехники, автоматики и вычислительной техники. Цель изобретения - расширение области применения путем увеличения глубины регулирования. Блок управления содержит задающий генератор 5, фазорасщепитель 6, узел 7 задержки, цепь 8 обратной связи, логические элементы 9 и 10 совпадения, датчики 11 и 12 состояния силовых цепей транзисторов инвертора, предварительные усилители 13 и 14, триггер 15, логические элементы 16 и 17, компаратор 18 и интегрирующую цепочку 19. В качестве источника опорного сигнала используется источник основного сигнала, при этом основной сигнал поступает на второй вход компаратора 18 через линию задержки (интегрирующую цепоч ку 19). Это приводит к тому, что компаратор 18 отслеживает начало выключения силовых транзисторов без учета запаздьшания, вносимого трансформаторами тока датчиков 11 и 12 состояния силовых цепей транзисторов инвертора. 2 ил. (/ С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (10

11896 А 2 (51) 4 Н 02 M 3/337

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) 1265941 (21) 4162282/24-07 (22) 17.12.86 (46) 23.07.88. Бюл. В 27 (72) N.И. Бальшем, М.Л. Маркович и Е.В. Мартынов (53) 621.314.58(088.8) (56) Авторское свидетельство СССР

Ф 1265941, кл. Н 02 И 3/337, 1984. (54) ПРЕОБРАЗОВАТЕЛЬ ПОСТОЯННОГО НАПРЯЖЕНИЯ (57) Изобретение относится к системам первичного электропитания аппаратуры связи, а также к вторичным источникам питания устройств радиотехники, автоматики и вычислительной техники.

Цель изобретения — расширение области применения путем увеличения глубины регулирования. Блок управления содержит задающий генератор 5, фазорасщепитель 6, узел 7 задержки, цепь

8 обратной связи, логические элементы 9 и 10 совпадения, датчики 11 и

12 состояния силовых цепей транзисторов инвертора, предварительные усилители 13 и 14, триггер 15, логические элементы 16 и 17, компаратор 18 и интегрирующую цепочку 19. В качестве источника опорного сигнала используется источник основного сигнала, при этом основной сигнал поступает на второй вход компаратора 18 через линию задержки (интегрирующую цепочку 19). Это приводит к тому, что компаратор 18 отслеживает начало вы- о ключения силовых транзисторов без учета запаздывания, вносимого трансформаторами тока датчиков ll и 12 состояния силовых цепей транзисторов C инвертора. 2 ил.!

41!896

Изобретение относится к электротехнике, может быть использовано в системах первичного электропитания аппаратуры связи, а также во вторич5 ных источниках питания устройств радиотехники, автоматики и вычислительной техники и. является усовершенствованием устройства по авт. св, У 1265941. !О

Цель изобретения - расширение об ласти применения путем увеличения глубины регулирования.

На фиг. l изображена схема преоб1 разователя; на фиг. 2 — диаграммы 15 напряжений, поясняющие работу преобразователя.

Преобразователь постоянного напряжения содержит подключенный к входным выводам устройства инвертор 1 с выходным трансформатором, выпрямитель

2, фильтр 3, выход которого подсоединен к выходным выводам устройства, а также блок 4 управления. Блок 4 управления содержит задающий генератор 5, фазорасщепитель 6,1 узел 7 за держки, соединенный с выходными выводами устройства через цепь 8 обратной связи, логические элементы 9 и

10 совпадения, датчики 11 и 12 сос- 30 тояния, предварительные усилители 13 и !4, триггер 15, синхронизирующий вход которого через логические эле1 менты !б и 17 соединен с выходами соответствующих логических элементов

9 и 10 совпадения, .а счетный вход является выходом компаратора 18, один из выходов которого подключен к объединенным выходам датчиков ll и 12 состояния, а другой — к тем же объе- 40 диненным выходам через интегрирующую цепь !9.

Преобразователь работает следую. щим образом.

На выходах фазорасщепителя 6 формируются прямоугольные импульсы (фиг.2а,б). Импульсы, показанные на фиг. 2а, составляют половину периода Т работы преобразователя и соответствуют максимальному времени проводимости силового транзистора верхнего плеча преобразователя. Импульсы, показанные на фиг. 2б, соответствуют открытому состоянию силового транзистора нижнего плеча.

На фиг. 2в,г показаны соответственно импульсы на выхо, датчиков ll н 12 состояния, Импульс отпирающего напряжения в блоке 4 управления формируется при наличии на входе элементов 9 и 10 совпадения сигналов с фазорасщепителя 6, счетного триггера 15 и узла 7 задержки. Снимаемый с триггера 15 импульс формируется по заднему фронту импульсов, снимаемых с выходов датчиков Il и 12 состояния.

В момент времени t . согласно алf горитму работы преобразователя .сигнал с фазовращателя 6, поступающий на

v вход элемента 10 совпадения, принимает значение логического "0". Отпирающий сигнал в базовой цепи силового транзистора нижнего плеча снимается и указанный транзистор начинает за- . крываться. Соответственно начинает уменьшаться напряжение на выходе датчика 12 состояния (фиг. 2г). Этот процесс заканчивается к моменту времени t, хотя фактическое время выключения транзистора t пунктиром, фиг. 2в,г значительно меньше. По» скольку триггер 15 не изменит своего состояния до момента, пока сигнал на выходе датчика состояния не уменьшается до О, то на время dt t -g задерживается включение транзистора верхнего плеча, тем самым уменьшается глубина регулирования и соответственно отдаваемая мощность в

2 1Е 1 .

1 в раз. Аналогичный процесс происходит при выключении транзистора верхнего плеча (время Bt E -t, фиг.2в).

За время, пока транзистор одного из плеч находится во включенном состоянии, заряжается конденсатор ин" тегрирующей цепи 19 до величины V (фиг. 2д, пунктир), это напряжение прикладывается к одному иэ входов компаратора 18, а на другой его вход поступает напряжение непосредственно с объединенного выхода датчика 1! и

12 состояния, При выключении транзисторов в соответствующие моменты времени t < и t, когда напряжение на объединенном выходе датчиков ll и 12 состояния уменьшается до значения Ч происходит переключение компаратора

18, триггера 15 и последующих элементов схемы. Время j}t t -t ptg-t в идеальном случае выбирается равным фактическому максимальному времени выключения транзисторов.

Формула изобретения

Фиг,2

Составитель Т. Ершова

Редактор П. Гереши Техред М.Дидык

Корректор И. Пожо

Заказ 3661/52 Тираж 665 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1t3035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

3 141

В силу того, что gt >(gt, глубина регулирования увеличивается, улучшается использование транзисторов и трансформатора и в конечном итоге увеличивается отдаваемая мощность.

Преобразователь постоянного напряжения по авт. св, 9 1265941, о т л и1896 4 ч а ю шийся тем, что, с целью расширения области применения глубины регулирования, соединение выходов

5 датчиков состояния силовых транзисторов инвертора осуществлено через введенный компаратор, первый вход которого соединен с выходами непосредственно, а второй через введенную интегрирующую цепь.