Устройство фазовой компенсации эхосигнала (его варианты)

 

Изобретение относится к электросвязи . Цель изобретения - обеспечение фазовой компенсации эхосигнала при расширении диапазона сдвига частот в канале связи. Приведены два варианта устройства. Устр-во содержит умножители 1 и 3, селектор 2 мнимой части комплексного сигнала, постоянный запоминающий блок 4, сумматор 5, регистр 6 сдвига, дополнительный сумматор 7, фазовое звено 8 второго порядка . Звено 8 содержит умножители 9 и 13, постоянные запоминающие блоки (ПЗБ) 10 и 14, сумматоры 11 и 15, регистры 12 и 16 сдвига. По 2-му варианту устр-во вместо звена 8 содержит фазовое звено 3-го порядка, состоящее из 3-х умножителей, 3-х ПЗБ, 3-х сумматоров, 3-х регистров сдвига . 2 с,п. ф-лы, 3 ил. сг

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А3 бр 4 Н 04 В 3/23

NA35%% 13 „„И

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К AATEHTY

БИБЛИОТЕКА

ГОСУДАРСТ8ЕННЬ Й КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3463653/24-09 (22) 06.07.82 (31) 8113498 (32) 09.07.81 (33) FR (46) 30.07.88. Бюп. Ф 28 (73) Сосьете Аноним де Телекоммюникасьон (FR) (76) Жан-Марк, Мари Колен де Вердьер;

Патрик, Рене Ланглуа и Одиль, Мари

Макши (FR) (53) 621.394.662.2 (088.8) (56) ТЕЕЕ Transactions on Communcations, т.COM-25, Ф 7, с.654-665, 1977.

„„SU „„1414332,(54) УСТРОЙСТВО ФАЗОВОЙ KOMIEHCAЦИИ ЭХОСИГНАЛА (ЕГО ВАРИАНТЫ). (57) Изобретение относится к электросвязи. Цель изобретения — обеспечение фазовой компенсации эхосигнала при расширении диапазона сдвига частот в канале связи. Приведены два варианта устройства. Устр-во .содержит умножители 1 и 3, селектор 2 мнимой части комплексного сигнала, постоянный запоминающий блок 4, сумматор 5, регистр 6 сдвига, дополнительный сумматор 7, фазовое звено 8 второго порядка. Звено 8 содержит умножители 9 и 13, постоянные запоминающие блоки (ПЗБ) 10 и 14, сумматоры 11 и 15, регистры 12 и 16 сдвига. По 2-му варианту устр-во вместо звена 8 содержит фазовое звено 3-го порядка, состоящее из 3-х умножителей, 3-х ПЗБ, 3-х сумматоров, 3-х регистров сдвига. 2 с.п. ф-лы, 3 ил.

1414332

Изобретение относится к электросвязи и может использоваться в эхокомпенсаторах устройств преобразования сигналов, предназначенных для работы по двухпроводным каналам связи, для восстановления фазы Эхосигнала.

Целью изобретения является обеспе-, Чение фазовой компенсаций эхосигнала ig при расширении диапазона сдвига частот в канале связи.

На фиг. 1 и 2 представлены струк турные электрические схемы соответ ственно первого и второго вариантов 15 устройства фазовой компенсации эхосиг нала; на фиг. 3 — графическое изображение разложения фазы входного сиг гала на составляющие величины фаз

О„и W„. 20

Первый вариант устройства фазовой компенсации эхосигнала содержит первый умножитель 1, селектор 2 мнимой части комплексного сигнала, второй умножитель 3, постоянный запоминаю1ций блок 4, сумматор 5, регистр 6 сдвига, дополнительный сумматор 7, фазовое звено 8 второго порядка. ! ! Фазовое звено 8 второго порядка одержит первый умножитель 9, первый 30 остоянный запоминающий блок 10, перый сумматор 11, первый регистр 12 двига, второй умножитель 13, второй гостоянный запоминающий блок 14 вто- рой сумматор 15, второй регистр 16 сдвига.

Второй вариант устройства фазовой компенсации эхосигнала содержит первый умножитель 17, селектор 18 мнимой части комплексного сигнала, вто-,10 рой умножитель 19 постоянный запоминающий блок 20, сумматор 21, регистр 22 сдвига, дополнительный сум.матор 23, фазовое звено 24 третьего порядка. 45

Фазовое звено 24 третьего порядка содержит первый умножитель 25, первый запог:инающий блок 26, первый сумматор 27, второй регистр 28 сдвига третий умножитель 29, третий постоянный запоминающий блок 30, второй сумматор 31, третий регистр 32 сдвига, второй умножитель 33, второй постоянныи запоминающий блок 34, третий сумматор 35, первый регистр 36 сдвига.

Устройство фазовой компенсации эхосигнала работает следующим образом.

Устройство по существу состоит из системы фазовой компенсации для медленных флуктуаций фазы U входного сигнала и систем фазовой компенсации для быстрых флуктуаций фазы W входного сигнала. Как показано на фиг.3, медленные флуктуации фазы U< представляют среднюю величину фазы, тогда как быстрые флуктуации фазы W являются относительно небольшими изменениями около этой средней величины фазы.

Система фазовой компенсации шля быстрых флуктуаций фазы W (представляющая собой фазовое звено первого порядка) включает (фиг. 1 и 2) первый умножитель 1 (17), селектор 2 (18), второй умножитель 3 (19), постоянный запоминающий блок 4 (20), сумматор 5 (21), регистр 6 (22).

Входной сигнал Ь» (эхосигнал, выделенный из принимаемого сигнала данягх) перемножается в первом умножителе 1(17) на сигнал е„ (сигнал данных, полученный путем вычитания из принимаемого сигнала данных выделенного эхосигнала 6„,).

Селектор 2 (18) выделяет мнимую часть комплексного сигнала 6„ е поступающего с выхода первого умножителя 1 (17). При этом выходной . сигнал селектора 2 (18) имеет вид

= „(ел () °

Выходной сигнал селектора 2 (18) перемножается во втором умножителе 3 (19) на константу Ы, сигнал которой поступает с выхода постоянного запо; минающего блока 4 (20)..

В сумматоре 5 (21) происходит сложение текущего выходного сигнала

dW = ЫХ„„(е 6" ) второго умножителя

3 (i9) на его сигнал Ж„„,, предшествующий указанному выше сигналу на период дискретизации Т. Фаза 8„ сигнала, поступающего с выхода сумматора

5 (21), представляет собой величину фазового изменения эхосигнала для соответствующего момента пТ дискретизации согласно известной оценке первого порядка, которая выражается соотношением

8.- en-1++d Bnp где о, — значение фазы для предшествующего момента дискретизации

d 6 — изменение фазы.

1414332

Система фазовой компенсации для медленных флуктуаций фазы У„ представлена в первом и втором вариантах устройства фазовой компенсации эхосиг нала соответственно фазовым звеном 8 второго порядка и фазовым звеном 24 третьего порядка.

Фазовое звено 24 состоит из первого умножителя 25 величины dW„ на константу g,8/Т, соответственно выбранную и извлеченную из первого запоминающего блока 26. Сигнал (Pg/T)dW подается с выхода перв6го умножителя

25 на вход первого сумматора 27, с выхода которого выдается сигнал dF„ .

На второй вход первого сумматора 27 поступает сигнал dF„, предшествующего момента дискретизации (n-1)Т, который содержится во втором регист- 20 ре 28, задерживающем на время дискретизации Т. Сигнал dF„ l умножается на коэффициент 1-о в третьем умножителе 29. Константа 1-о выбирается из третьего постоянного запоминаю- 25 щего блока 30.

Сигнал dF затем подается на первый вход второго сумматора 31, входящего в цепь, которая осуществляет фильтрование, определяемое выраже- 30 нием

Fll Р - 1 d P °

На второй вход второго сумматора

31 поступает сигнал Р„,, содержащийся в регистре 32, задерживающем на время Т дискретизации.

Сигнал Ря, полученный на выходе второго сумматора 31, подается на второй умножитель 33, который умножает его на величину Т, равную периоду 40 дискретизации, полученному из второго постоянного запоминающего блока 34, Выход второго умножителя 33 соединен с входом третьего сумматора 35, с выхода которого поступают сигналы, со- 45 ответствующие медленным флуктуациям фазы Uz . На второй вход третьего сумматора 35 поступает сигнал U с выll-1 хода первого регистра 36, задерживающего на время Т дискретизации. В результате осуществляется фильтрование, определяемое выражением

n Url 1 + TРи

Составляющая U выдаваемая третьим

ll сумматором 35, подается на вход дополнительного сумматора 23, где она складывается с другой составляющей

Ч, соответствующей быстрым флуктуациям. Дополнительный сумматор 23 вырабатывает, таким образом, сигнал с фазой „, оцененной для дискрета и.

Составляющая W ïðèñóòñòâóþùàÿ на втором входе дополнительного сумматора 23, получается также на основе увеличения dW„, но посредством простого фильтрования. Эта величина dW„ подается на сумматор 21, который производит сложение этой величины dW.„ с величиной Ъ,, образуемой в предшествующий момент дискретизации и сохраняемой посредством регистра 22, задерживающего на время Т.

Сигнал W таким образом, реализуется согласно градиентному алгоритму „=Wl,- +Щ,, rpe И4„= Л (е„8„).

Таким образом, согласно изобрете— нию отслеживание медленных изменений фазы реализуют посредством фазового звена третьего порядка, тогда как отслеживание быстрых изменений фазы релиазуется посредством фазового звена первого порядка.

Выбор констант,p, S дает компромисс между скоростью оценки изменения частоты и допустимым ухудшением при отсутствии изменения частоты в эхосигнале. Однако обычно выбирают ь больше ф .

При 8=1 система фазовой компенсации для медленных флуктуаций фазы

s вляется фазовым звеном второго порядка, алгоритм которого составляет

+ лз

Щ, = 0 Т.,(. е н);

Utl =Un- t + Fn i

Р„ =Р„, +(У /Т) И„, где Б„ представляет фазовый сигнал в результате подавления фильтрованием величины ЙР„ .Как показано на фиг. ",, на первый вход первого сум матора 11 поступает сигнал (p/Т)dWÄ, который складывается с Р„,, выдаваемым первым регистром 12 через время Т

При этом фазовое звено 8 является менее сложным по сравнению с фазовым звеном 24 за счет исключения цепи последнего, состоящей из первого сумматора 27, второго регистра 28, третьего умножителя 29 и третьего постоянного запоминающего блока 30.

Для фазового звена 8 второго порядка значения величин и g, в постоянном режиме составляют соответственно 10 -10 и 10 -10 .

1414332

Необходимо, чтобы коэффициент ф был меньше g чтобы получить интегрирование и удовлетворительную точность оценки изменения частот эхосигнала. Наоборот, если слишком мало, время, необходимое для получения хорошей оценки изменения частоты будет слишком большим. Для очень малых величин Я оценка изменения частоты не получается так быстро.

Дри этом качество одновременной двунаправленной передачи ухудшается. формула из обре те ния

1. Устройство фазовой компенсации эхосигнала, содержащее последовательно соединенные первый умножитель, селектор мнимой части комплексного 2п сигнала, второй умножитель, сумматор и регистр сдвига, а также постоянный фапоминающий блок, выход которого подсоединен к второму входу второго умножителя, выход регистра сдвига подсоединен к второму входу сумматора, причем первый и второй входы пер-вого умножителя являются соответственно первым и вторым входами устройства, о т л и ч а ю щ е е с я ем, что, с целью обеспечения фазоой компенсации эхосигнала при расрении диапазона сдвига частот в канале связи, в него введены последовательно соединенные фазовое звено

Второго порядка и дополнительный сумматор, выход которого является выходом устройства, при этом выход сумматора подсоединен к второму входу дополнительного сумматора, а вход фа- 4О

Эового звена второго порядка подключен к выходу второго умножителя, причем фазовое звено второго поряд ка состоит из последовательно соединенных первого умножителя, первого. сумматора, второго умножителя и второго сумматора, а также первого и

Второго постоянных запоминающих блоков и первого и второго регистров сдвига, входы которых подключены

50 соответственно к выходам первого и второго сумматоров, выходы первого и второго регистров сдвига подсоединены к вторым входам первого и второго сумматоров, а выходы первого и второго постоянных запоминающих бло э ков подсоединены соответственно к первому входу первого умножителя и

6 второму входу второго умножителя, при этом вход первого умножителя и ,выход второго сумматора являются соответственно входом и выходом фазового звена второго порядка.

2„ Устройство фазовой компенсации эхосигнала, содержащее последовательно соединенный первый умножитель, селектор мнимой части комплексного сигнала, второй умножитель, сумматор и регистр сдвига, а также постоянный запоминающий блок, выход которого под- .,соединен к второму входу второго умножителя„ выход регистра сдвига подсоединен к второму входу сумматора, причем первый и второй входы первого умножителя являются соответственно первым и вторым входами устройства, отличающееся тем, что, с целью обеспечения фазовой компенсации эхосигнала при расширении диапазона сдвига частот в канале связи, в него введены последовательно соединенные фазовое звено третьего порядка и дополнительный сумматор, выход которого является выходом устройства, при этом выход сумматора подсоединен к второму входу дополнительного сумматора, а вход фазового звена третьего порядка подключен к выходу второго умножителя, причем фазовое звено третьего порядка состоит из последовательно соединенных первого умножителя, первого сумматора, второго сум" матора, второго умножителя, третьего сумматора и первого регистра сдвига, последовательно соединенных второго регистра сдвига и третьего умножителя, выход которого подсоединен к второму входу первого сумматора, а также первого, второго и третьего постоянных запоминающих блоков и третьего регистра сдвига, вход и выход которого подключены соответственно к выходу и второму входу второго сумматора, выход первого регистра сдвига подсоединен к второму входу третьего сумматора, а выходы первого. второго и третьего постоянньж запоминающих блоков подсоединены соответственно к входу парвого умножителя и вторым входам второго и третьего умножителей, при этом второй вход первого умножителя и выход третьего сумматора являются соответственно входом и выходом фазового звена третьего порядка.

1414332

Составитель В.Орлов

Техред А.Кравчук Корректор С.Черни

Редактор М.Циткина

Заказ 3797/59 Тираж 660 Подписное

ВИИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4