Триггер со счетным входом

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 Н 03 К 3/037

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОЬ У СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4194611/24-21 (22) 16. 02. 87 (46) 07.09.88. Бюл. У 33 (72) В.Н. Курьеров (53) 621.374(088,8) (56) Авторское свидетельство СССР

Ф 1050120, кл, Н 03 К 2 1/00, 1983.

Букреев И.Н., Мансуров Б.M.

Горячев В.И. Микроэлектронные схемы цифровых устройств, M.: Советское радио, 1975, с. 102, рис.3.21. (54) ТРИГГЕР СО СЧЕТНЫМ ВХОДОМ (57) Изобретение относится к импульсной технике и может использоваться в

„„Я0„„1422364 A 1 устройствах автоматики с lIQBbBlteHHblMH требованиями к надежности. Цель изобретения — повьпиение надежности и быстродействия. Устройство содержит три элемента памяти, выполненных на трех элементах ИЛИ-HE 1,2,3 и трех инверторах 4,5,6. Для достижения поставленной цели в устройство введены пять элементов И 7 8 9 10,11, причем первый и второй элементы И 7,8 соединены с первым элементом ИЛИ-HE 1, третий и четвертый элементы И 9,10 соединены с третьим элементом ИЛИ-НЕ

3, пятый элемент И 11 соединен с вторым элементом ИЛИ-НЕ 2. 1 ил °

1422364

Изобретение относится к области импульсной техники и может использоваться в устройствах вычислительной техники, Цель изобретения — исключение неопределенности в работе устройства при отказе отдельных элементов или нарушения связей между ними, т.е. повышение надежности работы и быстро,действия.

На чертеже представлена схема триггера со счетным входом.

Устройство состоит из трех элемен- 15 тов памяти (основного и двух вспомогательных), выполненных на трех элементах ИЛИ-НЕ 1-3 и трех логических элементах 4-6 (логические элементы выполнены н виде инверторов), и пяти 20 элементах И 7-11, входной шины 12, Основной элемент памяти содержит элемент ИЛИ-HE 1, логический элемент

4 и элементы И 7 и 8, первый вспомогательный элемент памяти — элемент 25

ИЛИ-НЕ 3, логический элемент 6 и элементы И 9 и 10, второй вспомогательный элемент памяти — элемент ИЛИ-HF.

2, логический элемент 5 и элемент И

11, причем выход первого элемента

ИЛИ-HE 1 соединен с входом первого логического элемента 4 и первым входом второго элемента ИЛИ-НЕ 2, выход которого соединен с входом второго логического элемента 5, выход третьего элемента ИЛИ-НЕ 3 соединен с входом третьего логического элемента 6, выходы первого и второго элементов И 7 и 8 соединены с первым и вторым входами первого элемента,д

ИЛИ-НЕ 1 соответственно, выходы третьего и четвертого элементов И 9 и

10 соединены с первым и вторым входами гретьего элемента ИЛИ-НЕ 3 соответственно, выход пятого элемента 5

И 11 соединен с вторым входом второго элемента ИЛИ-НЕ 2, первый нход первого элемента И 7 соединен с выходом первого логического элемента 4, а первые входы второго — пятого элеiG ментов И 8-11 соединены с входной шиной 12, нторые входы первого и второго элементов И 7 и 8 соединены с выходом третьего элемента ИЛИ-HF. 3, второй вход третьего эпемента И 9 со55 единен с выходом третьего логического элемента 6, второй вход четвертого элемента И 10 соединен с выходом второго эпемеита ИЛИ-НЕ 2, а второй вход пятого элемента И 11 — с выходом второго логического элемента 5.

Устройство .работает следующим образом.

При включении источников питания состояние триггера со счетным входом может быть произвольным и если оно совпадает с одним из четырех разрешенных состояний, то работа устройства протекает в следующей последовательности.

Предположим, что основной элемент памяти находится в нулевом состоянии

1 при котором на выходах второго и третьего элементов ИЛИ-НЕ 2 и 3 и выходе первого логического элемента 4 уровень логического "0", а на ныходах первого элемента ИЛИ-НЕ 1 и второго и третьего логических элементов 5 и 6 уровень логической "1", а на входной шине 12 сигнал логической и

1 . Тогда по окончании действия входного сигнала через время равное средней задержке н логических элементах И-ИЛИ-HE или НЕ, состояние выхода третьего элемента ИЛИ-HE 3 изменяется на единичное, и через время 2 происходит переключение первого вспомогательного элемента памяти (сигнал на выходе третьего логического элемента 6 равен логическому "0"). Состояние основного эле- . мента памяти из-за отсутствия сигналов логической " 1" на выходах элементов И 7 и 8 не меняется, а следовательно, не меняется состояние второго вспомогательного элемента памяти, так как сигнал логической 1 с выхода первого элемента ИЛИ-HE 1, поступая на вход второго элемента

ИЛИ-HF. 2, удержинает второй вспомогательный элемент памяти н нулевом состоянии. При поступлении на вход устройства следующего сигнала логической "1" на выходе второго элемента И 8 формируется сигнал логической 1 и через время на ны ходе первого элемента ИЛИ-НЕ 1 устанавливается сигнал логического "0", а через время 2 i основной элемент памяти устанавливается н единичное состояние (сигнал логической " 1" на выходе первого логического элемента

4). Переключение вспомогательных элементов памяти не происходит из-за отсутствияия с оотвeT стE3)ющих с ИГ1ьалон на их входах, По окончании сигнала на входной шине 12 си пиалы: 1 1еской

1422364

"1" на входах второго элемента ИЛИHF. 2 отсутствуют и через время 2 i происходит переключение второго вспомогательного элемента памяти (сиг5 нал на выходе второго элемента ИЛИНЕ 2 равен логической "1", а на вы— ходе второго логического элемента

5 — логическому "0"),, Состояние выходов остальных элементов памяти оста-1О ется прежним, Цикл работы устройства заканчивается при поступлении следующего входного сигнала, формирующего на выходе четвертого элемента И 10 сигнал логической "1", в результате через время 1, оканчивается действие сигнала на выходе третьего элемента

ИЛИ-HE 3 и соответствующих входах первого элемента И 7 и второго элемента И 8, что приводит к установлению на выходе первого элемента ИЛИНЕ 1 через время 2 сигнала логической 1", а через время 3 — к переключению основного элемента памяти в нулевое состояние (сигнал на вы- Z5 ходе первого логического элемента 4 равен логическому "0"). Переключение второго вспомогательногр элемента памяти завершается через время 4 .

Для надежного перехода устройства из единичного состояния в нулевое необходимо, чтобы средняя задержка сигнала третьего логического элемента .

6 была меньше суммарной задержки сигнала в цервом и втором элементах ИЛИ35

НЕ 1 и 2, Если после переключения второго вспомогательного элемента памяти сигнал на входной шине 12 исчезает, то функционирование триггера со счетным входом повторяется. Однако в связи с тем, что по окончании входного сигнала начинает переключаться только первый вспомогательный элемент памяти, его минимально возможная длительность равна 27 . При такой дли- 45 тельности входного сигнала начало цикла работы будет иным, В момент окончания входного сигнала длительностью 2 С первый вспомогательный элемент памяти находится в нулевом состоянии, второй вспомогательный элемент памяти — в единичном состоянии, а основной элемент памяти переключается (на выходе первого логического элемента 4 — логический "0", первого элемента ИЛИ-ИЕ 1 — логическая " 1").

Через время сигнал на выходе третьего элемента ИЛИ-HE 3 становится равным логической "1", заканчивается переключение основного элемента памяти в нулевое сосToHHHe и переключа— ется второй вспомогательш|й элемент памяти (сигнал на выходах второго логического элемента 3 равен логичес— кой "1", второго элемента Ю1И-НЕ 2 равен логическому 0"), Через время

2 ° первый вспомогательный элемент памяти устанавливается в единичное состояние, второй вспомогательный элемент памяти — в нулевсе состояние, а основной элемент памяти остается в нулевом состоянии. Дальнейшие переЪ ключения элементов памяти в цикле работы устройства аналогичны рассмотренным.

После включения источников питания устройство находится в любом из четырех запрещенных состояний, не встречающихся при его функционировании, три из которых характеризуются нулевым состоянием первого вспомогательного элемента памяти и произвольным сочетанием единичных состояний основного и второго вспомогательного элементов памяти, а четвертое — нулевым состоянием основного элемента памяти в сочетании с единичным состоянием вспомогательных элементов памяти, При нахождении устройства в запрешенном состоянии и отсутствии сигнала логическои "1" на входной шине

12 первый вспомогательный элемент памяти устанавливается в единичное состояние. Второй вспомогательный элемент памяти при нулевом сигнале входа аналогичен комбинационной логической схеме, выходной сигнал которой (второго логического элемента

5) повторяется сигнал с выхода первого элемента ИЛИ-НЕ 1 основного элемента памяти. Основной элемент памяти с момента установленная логической "1" на выходе третьего элемента ИЛИ-НЕ 3 представляет собой триггер, установочные входы которого отключены, поэтому его состояние может быть произвольным. Таким образом, при отсутствии входного сигнала устройство переходит из любого запрещенного состояния в разрешенное, при котором первый вспомогательный элемент памяти находится в единичном состоянии, а состояние основного и второго вспомогательного элементов памяти одинаково (нулевое или единичное), Работа схемы триггера со счетным входом может осуществляться сигнапа1422364

5 ми как логической "1", так и логического О" (инверсными сигналами).

В случае управления сигналами логического 0" выходные сигналы основного элемента памяти формируются после окончания действия входного инверсного сигнала. Вьгхопы второго вспомогательного элемента памяти явСоставитель А. Бестемянова

Техред М.Дидык Корректор М.Демчик

Редактор Л.Зайцева

Заказ 4439/55

Тираж 928

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д, 4/5

Подписное

Производственно-полиграфическое предприятие, r ужгород, ул, Проектная, 4 ляются выходами переноса: выход второГо элемента ИЛИ-НЕ 2 — выходом переноса в виде логической "1", а выход второго логического элемента 5— инВерсным выходом переноса. Длительность входных сигналов при функциони- 15 роВании устройства определяется временем переключения триггера с раэдепьными входами, т,е. должна быть не меньше 2 . Предполагая, что приращение средней задержки к! в элементах И-ИЛИ-НЕ по сравнению с элементами ИЛИ-НЕ компенсируется соответствующим уменьшением в элементах

НЕ и исключена вероятность единичного состояния второго вспомогатель- 25 ного элемента памяти перед переходом устройства в состояние, определяемое включением основного элемента памяти

С (1 к †) получают минимально допусти2 мый интервал между двумя входными сигналами Т „„ =4, т,е. максимальная частота переключения триггера со счетньгм входом Р„,„к = 1/4 .. г

Формула изобретения

Триггер со счетным входом, содер- 35 жащий входную шину и три элемента памяти, выход первого элемента ИЛИ-HE соединен с входом первого логическогo элемента и. первым входом второго элемента ИЛИ-НЕ, выход которого соединен с входом второго логического элемента, выход третьего элемента ИЛИ-HE соединен с входом третьего логического элемента, о т л и ч а ю щ и й- . с я тем, что, с целью повьш ения надежности работы и быстродействия, в него введены пять элементов И, причем выходы первого и второго элементов И соединены с первым и вторым входами первого элемента ИЛИ-НЕ соответственно, выходы третьего и четвертого элемантов И соединены с первым и вторым входами третьего элемента ИЛИ-НЕ соответственно, выход пятого элемента И соединен с вторым входом второго элемента ИЛИ-НЕ, первый вход первого элемента И соединен с выходом первого логического элемента, а первые входы второго — пятого элементов И соединены с входной шиной, вторые входы первого и второго элементов И соединены с выходом третьего элемента

ИЛИ-НЕ, второй вход третьего элемента И соединен с выходом третьего логического элемента, второй вход четвертого элемента И соединен с выходом второго элемента ИЛИ-HE а второй вход пятого элемента И вЂ” с выходом второго логического элемента, логические элементы выполнены в виде инверторов °